• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

취업자료 1건

컴퓨터구조 프로젝트에서 Verilog를 이용해 16bit CPU와 SRAM을 설계한 경험이 있습니다. 먼저 CPU의 동작 사이클을 바탕으로 Register간의 데이터 전송 및 수행할 instruction들을 behavior code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되
  • 가격 2,500원
  • 등록일 2025.04.04
  • 파일종류 한글(hwp)
  • 직종구분 무역, 영업, 마케팅
이전 1 다음
top