|
3.1 Combinational Networks and Switching Algebra
3.2 Logic Circuits
3.3 Registers and Their Applications
3.4 Programmable Arrays
3.5 Arithmetic Logic Units
3.6 Programmable Logic
Logic Elements
79.1 IC Logic Family Operation and Characteristics
79.2 Logic Gates (IC)
79
|
|
|
LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEAN ALGEBRA
1) Basic identities of Boolean Algebra
2) Algebraic Manipulation
3) Complement of a Function
3. STANDARD FORMS
4. MAP SIMPLIFICATION
1) Two-Variable Map
2) Three-Variable Map
5. MAP MANIPULATION
1) Essential Prime Implican
|
|
|
combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖
|
|
|
Switching Hub)
27. 액세스포인트(access point)
28. 원격 감시(RMON : Remote Monitoring)
29. 위상 편이 변조(PSK : Phase Shift Keying)
30. 이용성
31. 인터네트워킹(Internetworking)
32. 주파수 편이 변조(FSK : Frequency Shift Keying)
33. 주파수 홉핑(frequency hopping) 방식
34.
|
|
|
and organization in the brain, psychol. Rev. 65, 386 (1958).
[Rumelhart, Hinton, Williams, 1986] D.E. Romelhart, G.E. Hinton and R.J. Williams, Learning representations by back-propagating errors, Nature, 323, 533 (1986).
[Hopfield, 1982] J.J. Hopfield, Neural networks and physical systems with emer
|
|
|
Algebra)
결과 보고서
1. 결과값
(1) AND-OR, OR-AND
1) 진리표
A
B
C
X
Y
0
0
0
155mV
152.3mV
0
0
1
154mV
153.2mV
0
1
0
153.2mV
154mV
0
1
1
152.8mV
155mV
1
0
0
154mV
155mV
1
0
1
4.39V
4.38V
1
1
0
4.39V
4.39V
1
1
1
4.37V
4.38V
2) 타이밍도
(2) OR-AND, AND-OR
1) 진리표
A
B
C
X
Y
0
0
0
154mV
153.8mV
0
0
1
1
|
|
|
전압이 (-)일 때 전도된다.
③ gate-source 전압이 0V이면 off 된다. COMBINATION AND LOGIC CIRCUITS
1. BINARY LOGIC AND GATES
2. BOOLEAN ALGEBRA
3. STANDARD FORMS
4. MAP SIMPLIFICATION
5. MAP MANIPULATION
6. NAND AND NOR GATES
7. EXCLUSIVE-OR GATES
8. INTEGRATED CIRCUITS
9. CMOS CIRCUITS
|
|
|
n일 경우 2n 개의 사각형들로 구성
▢ 각각의 사각형들은 하나의 최소항을 나타냄 ▣ 부울대수(Boolean Algebra)
▣ 논리게이트(Logic Gate)
▣ 카르노맵(Karnaugh Map)
▇ 2변수, 3변수, 4변수 카르노맵
▇ 간소화 방법
▣ 문제 풀이
|
|
|
and Sin-ChongPark,"BluetoothSecurityDesignbasedonSoftwareOrientedHardware-SoftwarePartition",WWC2004,SanFrancisco,USA,May,2004.
6. Cheol-Hee Park; Young-Hwan You; Jong-Ho Paik; Min-Chul Ju; Jin-Woong Cho, “Channel estimation and DC-offset compensation schemes for frequency-hopped Bluetooth networks”
|
|
|
않습니다. 1. 서론: 디지털 논리 회로의 중요성
2. 본론
1. 조합 논리 회로(Combinational Logic Circuit)의 개념 및 특징
2. 순서 논리 회로(Sequential Logic Circuit)의 개념 및 특징
3. 조합 논리 회로와 순서 논리 회로의 비교
3. 결론
|
|
메뉴펼치기
