|
aly;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = '1' then
s_input <= '0';
elsif rising_edge(m_clk) then
s_input <= m_input;
en
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2012.12.24
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
중복 기입을 피하고 등가항들이 연쇄적으로 대체되는 것을 고려하여 eqv_list의 홀수번째 항 중
가장 큰 값을 가지는(max_num, max) 순서대로 대체한다. *?
void final_state_table(Chart imp_chart[MAX][MAX])
{
int row, col, i, j, k, max_num;
// max_num ->연쇄 등가항을
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2003.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2023.03.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
부득이 위의 방식으로 하였다.
State diagram과 table을 파악해 가며 그림을 그리는 것은 다른 단원보다 훨씬 흥미로워 더 재미있게 숙제를 할 수 있었던 것 같다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 컨텐츠
Ⅲ.1 디지털 컨텐츠의 정의
Ⅲ.2 컨텐츠의 특성
Ⅲ.3 컨텐츠의 유료화
Ⅳ. 지역정보화를 위한 디지털 컨텐츠의 구축 방안
Ⅳ.1 지역정보화를 위한 시스템 구성도
Ⅳ.2 디지털 도서관의 구축
Ⅳ.3 디지털 아카이브의 구축
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2006.07.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|