|
์ค์๊ธฐ์ต์ฅ์น(Central Processing Unit: CPU)๋ฅผ ๋จ์ผ LSI ์นฉ์ ์งํฉ์์ผ ๋ง๋ ๋ฐ๋์ฒด์์์ด๋ค. ์ด๊ฒ์ ์ผ๋ฐ ์ปดํจํฐ์ ์ค์์ฒ๋ฆฌ์ฅ์น์์ ์ฃผ๊ธฐ์ต์ฅ์น๋ฅผ ์ ์ธํ ์ฐ์ฐ์ฅ์น, ์ ์ด์ฅ์น ๋ฐ ๊ฐ์ข
๋ ์ง์คํฐ๋ค์ ํ ๊ฐ์ IC์์์ ์ง์ ์ํจ ๊ฒ์ด๋ฏ๋ก ํ๋ก๊ทธ๋จ์
|
- ํ์ด์ง 14ํ์ด์ง
- ๊ฐ๊ฒฉ 5,000์
- ๋ฑ๋ก์ผ 2009.03.16
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
CPU๊ฐ ์ฌ๋ฌ ํ๋ก์ธ์ค๋ฅผ ์คํํ ์ ์๋ค. ๋ฌผ๋ก ์ด๊ฒ์ ๋์์ ์ผ์ด๋๋ ๊ฒ์ด ์๋๋ค. ์ด๋ค ์๊ณ ๋ฆฌ์ฆ์ ์ํด CPU Time๊ณผ ์์์ ํ๋ก์ธ์ค๊ฐ ํจ์จ์ ์ผ๋ก ๋๋์ด ์ฌ์ฉํ๋ ๊ฒ์ผ๋ก, ์ด๋ CPU ์ด์ฉ๋ฅ ๊ณผ I/O ์ฅ์น์ ์ด์ฉ๋ฅ ์ ๊ทน๋ํ์ํค๋ ๊ฒ์ด๋ค. ์ด๊ฒ์
|
- ํ์ด์ง 1ํ์ด์ง
- ๊ฐ๊ฒฉ 2,000์
- ๋ฑ๋ก์ผ 2010.10.18
- ํ์ผ์ข
๋ฅ ์์ถํ์ผ
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ์๋ฏธ
โ
ข. CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ๊ตฌ์ฑ
1. ์ฐ์ ๋
ผ๋ฆฌ ์ฅ์น(ALU : Arithmetic Logic Unit)
2. ์ ์ด์ฅ์น(Control Unit)
3. ๋ ์ง์คํฐ(Register)
โ
ฃ. CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ์ข
๋ฅ
1. ์ฒ๋ฆฌ ์ฉ๋์ ๋ฐ๋ฅธ ๊ตฌ๋ถ
1) 8๋นํธ
2) 16๋นํธ
3) 32๋นํธ
4) 64๋น
|
- ํ์ด์ง 16ํ์ด์ง
- ๊ฐ๊ฒฉ 6,500์
- ๋ฑ๋ก์ผ 2009.03.18
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
์ฒ๋ฆฌ์๋๋ฅผ ๋ค ์ ์์ต๋๋ค. ์ค์ ๋ก ํ์์ ์ปดํจํฐ๊ฐ 5๋
์ ์ ์ฐ ๊ฑด๋ฐ, 466MHz์ ๋ถ๊ณผํ ๊ฒ์ ์๊ฐํ๋ฉด 3Ghz(3000Ghz)๋ผ๋๊ฒ์ ์์ฒญ๋ ์๋์์๋ ํ๋ฆผ ์๊ฒ ์ฃ . 1.CPU์ ๊ตฌ์ฑ
1)CPU์ ๊ตฌ์กฐ
2) CPU์ ๊ตฌ์ฑ๊ณ๋
2. ์ค์์ฒ๋ฆฌ์ฅ์น(CPU)์ ์ธ ๊ฐ์ง ํต์ฌ๋ชจ
|
- ํ์ด์ง 5ํ์ด์ง
- ๊ฐ๊ฒฉ 1,000์
- ๋ฑ๋ก์ผ 2005.07.01
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
CPU๋ ๋ฌด์์ธ๊ฐ?
Central Processing Unit์ ์ฝ์ด.
(์ค์์ฒ๋ฆฌ์ฅ์น)
๋ช
๋ น์ ํด๋
, ์ฐ์ ๋
ผ๋ฆฌ ์ฐ์ฐ, ๋ฐ์ดํฐ(data)์ฒ๋ฆฌ๋ฅผ ์คํํ๋ " ์ปดํจํฐ์ ๋๋ ๋ถ๋ถ " ์ ํด๋น.
2.CPU์ ์ข
๋ฅ
CPU๋ ์ฒ๋ฆฌ ๋ฐฉ์์ ๋ฐ๋ผ CISC, RISC.
SIMD๋ฐฉ์์ผ๋ก ๋ถ๋ฅ ํ ์ ์๋ค.
CISC
RISC
|
- ํ์ด์ง 39ํ์ด์ง
- ๊ฐ๊ฒฉ 1,500์
- ๋ฑ๋ก์ผ 2004.04.25
- ํ์ผ์ข
๋ฅ ํผํผํฐ(ppt)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
D CPU๋ค์ ๊ฒ์ ํ๋ ์ ์์น๊ฐ ์ ๋ฐ์ ์ผ๋ก ๋๊ฒ ๋์จ ์ด์ ๋
๋ฉ๋ชจ๋ฆฌ ์ปจํธ๋กค๋ฌ ๋ด์ฅ๊ณผ ๊ฑฐ๋ํ ๊ด๋์ญํญ์์ ๋์ค๋ HTT(FSB)์์ ๊ธฐ์ธํ๋ค
B. ๊ฒ์ ํ๋ ์์์ ๋ถ๋ช
ํ๊ฒ ์์ ์๋ ์ ์
์ธํ
E4500(2.2GHZ/L2์บ์ฌ 2MB) ์ 117.8ํ๋ ์๊ณผ
์ธํ
E2200(2.2GHZ/L2
|
- ํ์ด์ง 36ํ์ด์ง
- ๊ฐ๊ฒฉ 3,000์
- ๋ฑ๋ก์ผ 2012.03.13
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ์ญ์ฌ
โ
ข. CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ๊ตฌ์กฐ
1. ์ฒ๋ฆฌ๋จ์์ ๋ฐ๋ฅธ ๊ตฌ๋ถ
1) 8๋นํธ
2) 16๋นํธ
3) 32๋นํธ
4) 64๋นํธ
2. ์ฒ๋ฆฌ ๋ฐฉ์์ ๋ฐ๋ฅธ ๊ตฌ๋ถ
1) CISC(Complex Instruction Set Computer)
2) RISC(Reduced Instruction Set Computer)
3) SIMD(Single Instruction
|
- ํ์ด์ง 12ํ์ด์ง
- ๊ฐ๊ฒฉ 5,000์
- ๋ฑ๋ก์ผ 2009.04.08
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ๊ฐ๋
โ
ข. CPU(์ค์์ฒ๋ฆฌ์ฅ์น)์ ๊ตฌ์กฐ
1. ๋ ์ง์คํฐ(Register)
2. ์คํ(Stack)
3. ๋ง์ดํฌ๋ก ์ฝ๋(Micro Code)
4. ์บ์(Cache)
1) ๋ ๋ฒจ 1 ์บ์(Level 1 Cache)
2) ๋ผ์ดํธ & ๋ฐฑ ์บ์(Write & Back Cache)
3) ๋ ๋ฒจ 2 ์บ์(Level 2 Cache)
5. FPU(Float Processing Un
|
- ํ์ด์ง 15ํ์ด์ง
- ๊ฐ๊ฒฉ 6,500์
- ๋ฑ๋ก์ผ 2009.03.20
- ํ์ผ์ข
๋ฅ ํ๊ธ(hwp)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
โ CPU Architecture
ใ
. ์ค์์ฒ๋ฆฌ์ฅ์น(CPU : Central Processing Unit)
: ์ค์์ฒ๋ฆฌ์ฅ์น๋ ์ธ๊ฐ์ ๋์ฒ๋ผ ์ปดํจํฐ์ ๊ฐ ๋ถ๋ถ์ ์ ์ดํ๊ณ ์ฒ๋ฆฌํ๋
์ฅ์น์
๋๋ค. ์ปดํจํฐ์ ๋๋๋ผ๊ณ ํ ์ ์๋ CPU๋ ์ ์ด๊ธฐ๋ฅ๊ณผ ์ฐ์ ๋
ผ๋ฆฌ
์ฐ์ฐ์ ๋ด๋นํ๊ณ ์์ต๋
|
- ํ์ด์ง 5ํ์ด์ง
- ๊ฐ๊ฒฉ 800์
- ๋ฑ๋ก์ผ 2008.11.28
- ํ์ผ์ข
๋ฅ ์๋(doc)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|
|
X86 CPU๋?
์ธํ
์์ CPU๋ช
์นญ์ด 86์ผ๋ก ๋๋๋ฉฐ ์ด CPU๋ค์ ํตํฉ์ ์ผ๋ก ๋ถ๋ฅด๊ธฐ ์ํด ์ฌ์ฉํ ์ด๋ฆ
์ธํ
์ด CPU๋ฒ์๊ฐ ๋์ด๋๊ณ ํธํ๋๋ CPU๋ค๋ ๋ง์ด ๋ฑ์ฅํ์ X86์ ๋ฒ์๊ฐ ํ๋
Cyrix, AMD ๋ฑ์ด ์ธํ
X86๊ณ์ด๊ณผ ํธํ๋๋ CPU๋ค์ ์ ์ ํ๊ณ ์์์ผ๋ฉฐ ํ
|
- ํ์ด์ง 43ํ์ด์ง
- ๊ฐ๊ฒฉ 3,000์
- ๋ฑ๋ก์ผ 2007.03.02
- ํ์ผ์ข
๋ฅ ํผํผํฐ(ppt)
- ์ฐธ๊ณ ๋ฌธํ ์์
- ์ต๊ทผ 2์ฃผ ํ๋งค ์ด๋ ฅ ์์
|