신호 입, 출력에 관련된 증폭과 필터링
본 자료는 3페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
해당 자료는 3페이지 까지만 미리보기를 제공합니다.
3페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

신호 입, 출력에 관련된 증폭과 필터링에 대한 보고서 자료입니다.

목차

1. 실험 목적

2. 실험 장치

3. 실험 이론

4. 실험 절차

5. 참고 문헌

본문내용

신호 입, 출력에 관련된 증폭과 필터링
1. 실험 목적
입력신호와 출력신호의 관계에 큰 역할을 담당하는 신호의 증폭과 필터링을 이론적으로 이해하고 이를 통하여 신호의 증폭과 필터링에 따른 주파수 변화 및 신호의 왜곡, Bias 전류 및 Offset 전압 조정, Slew rate 고찰을 Bread Board와 오실로 스코프, 함수 발생기를 통하여 직접 구현한다.
2. 실험 장치
오실로 스코프, 함수 발생기, RC 소자들, 가변 저항, Bread Board, LM741(Op-Amp), LM741 DataSheet
3. 실험 이론
3.1. 연산증폭기(Op-Amp)
3.1.1 연산증폭기 개요
연산증폭기(operational amplifier)는 연산을 위해서 사용할 수 있는 일종의 차동증폭기이다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 가지고 있으며 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 이 두개의 전압을 연산증폭기에 입력하여 전압을 출력하는 전압 증폭기로 증폭도가 극히 높은 특징이 있다. 일반적인 연산 증폭기라도 10000 배 정도의 증폭도를 갖고 있으며 이것을 연산 증폭기의 OPEN LOOP VOLTAGE GAIN 이라하여 AV로 나타낸다.
Vout = (V+- V-) AV
여기서 Vout은 출력 전압,V+는 +입력단자 전압,V-는 -입력단자 전압,AV는 연산 증폭기 자체의 증폭도(최대10000 배 정도)로 된다.
3.1.2 연산증폭기 조건과 기본 성질
전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 있지만, 이상적인 경우의 동작특성을 이해함으로써 실제적 동작특성을 파악하고 예측하는데 도움이 되기 때문이다. 따라서 이상적인 경우의 연산증폭기를 먼저 살펴보면 그 조건은 다음과 같다.
(1) 무한대의 전압이득 : Av = ∞
(2) 무한대의 입력저항 : Rin = ∞
(3) 영 옴인 출력저항 : Rout = ∞
(4) 무한대의 대역폭 : B = ∞
(5) 영인 오프

키워드

증폭,   필터링,   신호 입출력,   LPF,   op-amp,   op amp
  • 가격2,000
  • 페이지수11페이지
  • 등록일2007.05.02
  • 저작시기2005.10
  • 파일형식한글(hwp)
  • 자료번호#344431
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니