연산증폭기

본문내용

이득이 1.5두 배가 되는 것을 알 수 가 있습니다.
이득
위상
결과파형
1V
1.71
0
4v
1.561
0
4.7v
1.516
0
--->* 입력전압이 4.7V를 기점으로 파형의 왜곡이 일어나는 것을 알 수가 있었습니다.
3) 3.3kΩ=10kΩ 고정
비 반전 증폭기의 해로도를 해석하면 위상은 같은데 이득이 4 배가 되는 것을 알 수 가 있습니다.
이득
위상
결과파형
1V
3.77
0
3v
3.56
0
---> * 입력 전압이 3V를 기점으로 결과파형의 왜곡이 일어나는 것을 알 수 가 있었습니다.
3. 반전 가산기
회로도
이 저항들이 같은 값 이면은 출력 값은 가 된다.
즉 출력 값은 입력 값의 합과 같고 위상은 180도 차이가 납니다.
조건
극성
입력단
출력단
V3
V4
V1
V2
V1
V2
Vo
0
0
1.5
0
+
1.5
1.5
+
+
0
1.5
+
1.5
1.5
-
+
4. 출력 옵셋 전압
회로도
이상적으로는 두 입력단 사이의 전압차가 0V이면 출력 전압이 0V이어야 하는데 실제 동작에 있어서는 출력전압이 약간의 옵셋을 가진다.
(출력)
(입력)
첫 번째 741
두 번째 741
세 번째 741
---시간이 모자라서 실험을 여기까지 밖에 못했습니다.---
5. 슬루율
슬루율은 연산 증폭기의 AC동작에 영향을 미치는 모든 특성들 중에 가장 중요한 특성이다.
만약 VSIN(wt)으로 입력이 들어 왔다면 출력이 Vwcos(wt)에서 슬루율과 Vw의관계가
슬루율>=Vw 이어야 파형의 왜곡이 안 생긴다.
7.실험에 대한 문제점, 개선방향과 나의 생각
지각! 오늘은 살아생전 처음으로 수업시간에 지각을 했다 물론 늦잠을 자서도 아니고 놀다가 그런 것도 아니다.
다만 지난주 실험이 12시 30분이어서 오늘 실험도 12시 30분이겠다고 생각했었다. 물론 나 혼자만의 착각이었다.
op amp연산증폭기는 회로이론, 자동제어 과목을 통해 이론적으로나 실험적으로나 친숙한 것이었다. 예비리포트는 열심히 써서 이번 실험은 기분 좋게 시작하려 했건만 지각을 하는 통해 기분이 많이 상해버렸다. 누굴 탓 할 수도 없는 일이고 그래서도 안돼는 것이기에 그저 정신이 없는 나를 탓할 뿐이었다.
실험내용이 많아서 열심히 해보았지만 결론은 실험을 모두 끝마치지 못했다는 것이다. 좀 더 침착하게 팀원과 열심히 했더라면 더 좋은 결과가 있었을 텐데 아쉬운 부분이었다.
이번 실험을 통해서 실험실에 있는 모든 장비를 총동원해서 비 반전, 반전 증폭기에 대해서는 더 자세히 알게 되었고 슬루율 이란 중요한 것을 배우게 되었다. 파형의 왜곡이 일어나지 않기 위해서는 꼭 만족시켜 줘야하는 것 “출력 gain<= 슬루율 ”하지만 시간이 없어서 실험을 하지 못해서 정말 아쉬웠다.
다른 친구들처럼 남아서 실험을 하고 싶었지만 다음시간 수업과 저녁에는 할머니 생신이어서 집에 가야하는 관계로 실험을 할 수 없어서 조원인 재형이에게 조금 미안한 마음이 들었다.
다음 주 실험부터는 매번 그렇게 다짐하지만 더 열심히 준비해서 더 착실히 신중하게 실험을 해야겠다는 생각이 들었다.

키워드

연산증폭기,   옵셋전압,   가산기,   증폭기