Ch3. NAND와 NOR 게이트<디지털회로실험//경희대학교>

소개글

Ch3. NAND와 NOR 게이트<디지털회로실험//경희대학교>에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. 사용기기 및 부품정보

4. 실험과정 및 결과예측

5. 참고자료

본문내용

회로실험기
오실로스코프
TTL 7400 (quad 2-input NAND Gate)
- 4개의 정 논리 NAND 게이트가 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘0’상태이 면 출력은‘1’이다. 두 입력 모두‘1’이면 출력은‘0’이다. 14개의 핀을 가지고 있으며 전달지연시간은 평균 10nsec, 패키지당 소비전류는 평균 12mA이다.
TTL 7402 (quad 2-input NOR Gate)
- 4개의 정 논리 NOR 게이트는 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘1’이면 출 력은‘0’이며, 두개의 입력 모두‘0’이면 출력은‘1’이다. 이 회로는 7400과 비교하여 논리 기능 및 핀 배열이 다른 점에 유의하라. 14개의 핀을 가지고 있으며 전달지연시간은 평균 10nsec, 패키지당 소비전류는 평균 12mA이다.
TTL 7403 (quad 2-input NAND Gate, open-collector)
- 4개의 정 논리 NAND 게이트가 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘1’이면 출 력은‘0’이다. 출력 단자와 +5V 사이에 약 2.2㏀정도의 외부 저항을 연결해야 출력이‘1’상태가 될 수 있 다. 7403의 핀 배열은 논리적으로 비슷한 기능을 수행하는 7400과 같으며 회로자체는 7401과 같다. 이는 NOR 게이트가 아니고 NAND 게이트 임에 유의하라. 14개의 핀을 가지고 있으며 전달지연시간은 출력이‘0’ 일 때 8nsec, 출력이 open일 때 35nsec, 패키지당 소비전류는 평균 8mA 이다.
저항 5.6(㏀), 1/4W
4. 실험과정 및 결과예측
(1) NAND 게이트
- 그림3-7의 NAND 게이트를 실험회로로 결선하고 A, B 두 입력변화에 따른 출력 X의 값을 측정하라.
(2) NAND 게이트의 응용
- 그림3-8과 같은 회로를 결선하고 입력변화에 따른 출력 X, Y, Z의 값을 측정하라.
(a)
(b)
(c)
그림3-8 NAND 게이트 응용회로
(3) NOR 게이트
- 그림3-9 NOR 게이트 실험회로를 결선하고 A, B 두 입력변화에 따라 출력 X의 값을 측정하라.
그림3-9 NOR 게이트 실험회로
(4) NOR 게이트의 응용
- 그림3-10과 같은 회로를 결선하고 입력변화에 따른 출력 X, Y, Z의 값을 측정하라.
(a)
(b)
(c)
그림3-10 NOR 게이트 응용회로
(5) 개방 컬렉터 TTL NAND 게이트
- 그림 3-11은 개방 컬렉터 TTL NAND 게이트의 결선형 논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.17 ~ p.28
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.83 ~ p.90

키워드

NAND게이트,   OR게이트,   디지털회로실험,   경희대,   경희대학교