[A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

[A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부에 대한 보고서 자료입니다.

목차

R-S latch 구성 및 출력

실험 사진 첨부

예비회로 조사를 통한 출력과 비교

Latch 대한 개념 이해

실험 분석

R-S F/F의 회로 구성

J-K f/f 을 구성

J-K F/F 대한 개념 이해

실험 분석

토글 값이 제대로 나오지 않는 이유에 대한 분석

T F/F를 구성

실험 분석

실험 감상

본문내용

E를 이용한 J-K F/FT Truth Table》
①회로구성
이번 실험은 J-K F/F의 동작을 확인 하는 실험이었다. 2개의 NAND와 1개의 INVERTER를 이용하여 회로를 구성하였고, Vcc와 Gnd 도 설정하여 주었다. 클럭에는 5V를 입력하여 F/F가 동작하도록 해주었다.
◎ J-K F/F 대한 개념 이해
J-K F/F 역시 클럭화된 R-S F/F을 변형한 F/F이다. 입력 J와 K는 각각 입력 S와 R과 마찬가지로 플립플롭을 세트하고 클리어시킨다. 그러나 R-S F/F와는 달리 J와 K가 동시에 1인 경우에 플립플롭은 한 클럭 펄스 뒤에 현재 상태의 보수 값으로 바뀌게 된다. 즉, Q(t) = 1이면 Q(t+1) = 0이 되고, Q(t) = 0이었으면 Q(t+1) = 1로 된다. 아래의 그림은 클럭화된 J-K F/F과 그것의 진리표를 나타낸다. 진리표에서 보듯이, J와 K가 모두 1인 때를 제외하고는 R-S F/F의 동작과 똑같다.
②실험 분석
1번 실험이었던 Latch 실험을 통하여 Latch 기능을 이해 할 수 있었고, 2번 실험을 통하여 클럭을
통하여 통제되는 F/F 에 대한 작동을 확인 할 수 있었다. 그렇지만 2번의 실험을 통하여 정의되지 않는(undefine) 되는 구간에 대한 의문을 품게 되었는데, 그 부분을 보완하기 위하여 만든 것이
바로 이 J-K F/F이다. 정의되지 않는 구간에 대해서 Latch 값의 역이 나오도록 설계되어 있어서,
Latch 값을 확인하지 않더라도 , toggle을 통하여 Latch값을 확인할 수 있었다.
《7476을 이용한 J-K F/F Truth Table》
INPUT
OUTPUT
J
K
Q1(t)
Q2(t)
0
0
Q(t-1)
Latch
0
1
0
Reset
1
0
1
Set
1
1
Q\'(t-1)
Toggle
《7476을 이용한 J-K F/F》
☆ 조교님의 특별 질문 (토글 값이 제대로 나오지 않는 이유에 대한 분석)
우선 토글값이 제대로 나오지 않는 이유는, 전선과 프루브에 의해 발생하는 노이즈 등과는 상관이 없다고 생각을 한다. 문제는 이번 실험의 방법에 대한 문제이다. Latch기능을 단순히 바로 전단계를 기억한다는 개념 하에 실험에 임했던 우리 조는 1,2번 실험을 가장 먼저 끝냈지만 3번 실험에서 2시간째 막혀 있었다. 문제를 역으로 생각을 해보면, 이러한 J-K F/F은 실생활에 사용될 것임을 알 수 있다. 실생활의 모든 회로는 순서에 맞게 구성되어 있고, 그 순서대로 동작되기 때문에, 이 플립플롭 역시 순서에 따라 작용될 것이라는 것을 미처 생각 하지 못하였다. 다시 말해
Set - Reset - Latch - Toggle과 같은 순서를 적용해야 순서에 따른 정확한 결과값을 얻을 수 있다고 생각한다.
②실험 분석
7476을 통하여 재 구성한 회로 역시 J-K F/F와 같은 결과 값을 얻을 수 있었다. 다시 말해, 74HC76 IC 하나가 3개의 IC로 구성된 것과 같은 J-K F/F의 역할을 함을 알 수 있다.
IC의 숫자와 소요되는 시간은 비례하기 때문에, 실생활 에서는 3개의 IC로 구성된 회로보다는, 74HC76 가 많이 사용됨을 이번 실험을 통하여 알아볼 수 있었다.
《T F/F의 회로 구성》
실험 4. 예비과제 3에서 구한 T F/F를 구성한 뒤 출력을 측정하라.
《T F/F의 실험 사진》
input
output
T
Q
0
1
1
0
《T F/F의 Truth Table》
input
output
T
Q
0
1
1
0
①회로구성
《 T F/F 의 구동 원리》
이번 실험은 3번 실험을 이용하여 T F/F 를 살펴보기로 하였다. 같은 회로 구성에, Vcc와 Gnd를
Date Sheet를 이

키워드

  • 가격3,000
  • 페이지수8페이지
  • 등록일2009.01.08
  • 저작시기2009.1
  • 파일형식한글(hwp)
  • 자료번호#514038
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니