전산개론 관련 5문항 답

소개글

전산개론 관련 5문항 답에 대한 보고서 자료입니다.

목차

1. 중앙처리장치에 대해 설명하시오

2.주기억장치 RAM, ROM비교

3. 10진수 93을 2진수로, 8진수 173을 10진수로 각각 변환하시오.

4. 텍스트 압축 방법에서 허프만 방식에 대해 설명하시오.

5. 조합논리회로와 순서논리회로에 대해 설명하시오.

본문내용

은 비트로 된 코드로 변경하여 표현하고 별로
사용되지 않는 문자는 많은 비트로 된 코드로 변환하여 표현
ACABFEAFDE
데이터
빈도수
등장확률
(가중치)
A
3
0.3%
B
1
0.1%
C
1
0.1%
D
1
0.1%
E
2
0.2%
F
2
0.2%
오름차순정렬
B(0.1)
C(0.1)
D(0.1)
E(0.2)
F(0.2)
A(0.3)
2진 트리로 생성 리스트에 노드가 1.0 하나만 남을 때까지 반복
0.2
B(0.1)
C(0.1)
D(0.1)
0.2
E(0.2)
F(0.2)
A(0.3)
E(0.2)
F(0.2
0.3
A(0.3)
1.0
완성된 허프만 트리를 가지고 각 문자에 대한 비트를 부과한다.
A의 경우 루트노드에 왼쪽으로 한번 갔다가 다시 한 번 왼쪽으로 갔기 때문에 00이 된다.
마찬가지로 b는 0110이 된다.
데이터
치환될 비트
A
0 0
B
0 1 1 0
C
0 1 1 1
D
0 1 0
E
1 0
F
1 1
가장 많은 빈도수의 데이터는 적은 비트 상대적 적은 빈도수의 데이터들은 더 긴 비트를
서로 접두어가 겹치지 않도록 부가하여 압축하는 것.
원본데이터 : ACABFEAFDE
압축데이터 : 0001110001101110001101010
5. 조합논리회로와 순서논리회로에 대해 설명하시오.
(1). 조합논리회로
논 리
NOT
OR
AND
논리회로
논 리 식
진리표
입 력
출력
A
Y
0
1
1
0
입 력
출력
A B
Y
0 0
0
0 1
1
1 0
1
1 1
1
입 력
출력
A B
Y
0 0
0
0 1
0
1 0
0
1 1
1
논 리
XOR
NOR
NAND
논리회로
논 리 식
진리표
입 력
출력
A B
Y
0 0
0
0 1
1
1 0
1
1 1
0
입 력
출력
A B
Y
0 0
1
0 1
0
1 0
0
1 1
0
입 력
출력
A B
Y
0 0
1
0 1
1
1 0
1
1 1
0
1). 가산기 : 이진수의 덧셈을 하는 논리 회로이다
- 반가산기(half adder)
반가산기는 2진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력에 따라 출력한다. AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성한다.
논리회로
진리표
입 력
출 력
A B
C S
0 0
0 0
0 1
0 1
1 0
0 1
1 1
1 0
- 전가산기(full adder)
이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다.
하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다. 하나의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다.
논리회로
진리표
입 력
출 력
A B X
C S
0 0 0
0 0
0 0 1
0 1
0 1 0
0 1
0 1 1
1 0
1 0 0
0 1
1 0 1
1 0
1 1 0
1 0
1 1 1
1 1
2). 디코더(해독기 : Decoder)
*2진 부호를 숫자나 문자로 변환해주는 회로이다 <2진수를 10진수 변환 회로>
논리회로
진리표
입 력
출 력
A B
D0 D1 D2 D3
0 0
1 0 0 0
0 0
0 1 0 0
0 1
0 0 1 0
1 1
0 0 0 1
3). 엔코더(부호기 : Encoder)
*해독기의 반대기능을 가지며 입력단자에 나타난 정보를2진 부호로 변환 출력
*2에 n승개의 입력과 n개의 출력을 가진다.
논리회로
진리표
입 력
출 력
D0 D1 D2 D3
A B
1 0 0 0
0 0
0 1 0 0
0 0
0 0 1 0
0 1
0 0 0 1
1 1
4). 멀티플렉서(multiplexer : MUX)
데이터 선택기라고도 하며 여러 개의 입력 중에서 한 번에 한 개를 골라
출력 단에 내보내는 회로이다
논리회로
진리표
입 력
출 력
S1 S0
F
0 0
I0
0 1
I1
1 0
I2
1 1
I3
5). 디멀티플렉서(demultiplexer : DEMUX)
데이터 분배기라고도 하며 멀티플렉서의 반대기능이다
한 개의 입력이 들어올 때 이것을 받아 여러 개의 출력에 분배하는 회로이다
논리회로
진리표
입 력
출 력
E S1 S0
D0 D1 D2 D3
1 X X
1 1 1 1
0 0 0
1 0 0 0
0 0 1
0 1 0 0
0 1 0
0 0 1 0
0 1 1
0 0 0 1
(2). 순서논리회로
- 논리 게이트 외에 메모리 요소와 피드백 기능이 있는 플립플롭 회로를 포함하여 구성
- 조합 논리 회로와 피드백 기능을 결합하여 메모리 기능을 수행하는 논리회로. 동기식
순서회로, 비동기식 순서회로
- 플립플롭과 게이트들로 구성되고, 회로 내부에 기억소자를 가지고 있어서 입력 값과
기억소자의 상태에 따라 출력 값이 결정되는 논리회로
1). RS 플립플롭
- R과 S는 0이고 출력 Q가 1인 상태는 유지(기억)
- R가 1이면 출렵Q는 1로 변환(Set)
- R이 1이면 출력 Q는 0으로 변춤(Reset)
- R과 S가 동시에 1이면 Q는 결정되지 않음
논리회로
진리표
입 력
출 력
R S
Q Q‘
0 0
전상태유지
0 1
1 0
1 0
0 1
1 1
미정상태
2). T 플립플롭
- T의 입력신호가 발생할 때마다 출력 Q의 상태는 반전됨
논리회로
진리표
입 력
출 력
T
Q Q‘
0
전상태유지
1
전상태반전
3). JK 플립플롭
- RS플립플롭과 T플립플롭을 결합한것
- 입력은 J,K두개로서 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 함
- JK플립픕롭에서는 T플립플롭에서처러 J=K=1일 때 출력이 반전될 뿐이다.
- 회로도로부터 JK플립플롭의 A와 B의 마스터와 슬레이브로 구성되어있음
논리회로
진리표
입 력
출 력
J K
Q Q\'
0 0
불변 불변
0 1
0 1
1 0
1 0
1 1
Q‘ Q
3). D 플립플롭
- 불확실한 입력은 존재할 수 없다는 것을 확실하게 하기 위한 한가지 입력
- D플립플롭은 RS플립플롭에 약간의 변형을가한 것으로 데이터 플립플롭이라 함
- D플립+ RS플립의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것
- 양쪽의 NAND 게이트에는 항상 상반되는 입력이 들어온다.
- RS 플립플롭에서 나타났던 레이스조건은 더 이상 일어나지 않게 된다.
논리회로
진리표
입 력
출 력
D
Q Q‘
0
0 1
1
1 0

키워드

중앙처리장치,   주기억장치 RAM, ROM비교,   RAM,   ROM,   10진수,   2진수,   허프만 방식,   조합논리회로와 순서논리회로