[전기전자공학개론] 연산, 비반전, 반전 증폭기

목차

연산 증폭기
비반전 증폭기
반전 증폭기

본문내용

전기전자공학계론




연산 증폭기




☫ 연산 증폭기

연산증폭기는 단일 실리콘 웨이퍼에 많은 개별적인 전자회로를 집적시켜 놓은 집적회로이다. 연산 증폭기는, 이상적인 증폭기와 이상적인 회로소자의 특성에 기초한 가산, 필터링, 적분 등 많은 작업을 수행할 수 있다.

기본 연산회로 두가지
1.비반전 연산증폭기
2.반전 연산증폭기

　≪ 그 림 ≫




(1) 연산 증폭기의 구성

연산 증폭기는 많은 IC 들로 구성된 것으로 일반적인 외부 구성도는 그림과 같이 두 개의 입력단자와 하나의 출력단자가 있고 여기에 DC 전원을 공급해 주기 위한 두 개의 단자가 있습니다.
두 개의 입력단자 중 하나는 반전입력 (Inverting Input) 이고 다른 하나는 비반전입력 (Noninverting Input) 입니다. 반전입력 (− Input)에 어떤 입력이 가해지면 출력 전압은 그 극성이 반대로
바뀌게 되고, 비반전입력 (+ Input)에 입력전압이 가해지면 동일 극성의 출력이 나오도록 되어 있습니다.

키워드

연산 증폭기,   비반전 증폭기,   반전 증폭기,   증폭기