Current-Steering 회로와 Differential Amplifier

소개글

Current-Steering 회로와 Differential Amplifier에 대한 보고서 자료입니다.

본문내용

Current Steering 회로와 Differential Amplifier 설계
1. 목적
NMOS를 이용하여 Current-Steering 회로와 Differential Amplifier를 설계한다.
3. 설계실습 계획서
3.1.1 Curren-steering 회로설계
1) VDD = VCC = 10V 일때, 출력 전류(I)가 1mA가 되도록 <그림 10.1>과 같은 전류원을 설계하라. 이 때 MOSFET M1, M2로는 2N7000을 사용한다.
설계에 필요한 수치
먼저 Data sheet 를 참고해서 의 값을 구한다..
일 때, ,
⇒
⇒
I = 1 mA 일때의 값
⇒
⇒
위의 값으로 부터 값.
⇒
⇒
회로도
simulation 결과
3.1.2 과 각각의 drain current, gate-source voltage, drain-source voltage를 PSpice 시뮬레이션을 통해 구하라. 과 의 동작영역은?
M1의 동작영역
(M1,M2)
M1 :
M2 :
M1의
=2.1V로 가정,
=> saturation 영역
drain current (1mA)
drain-source voltage(2.17V)
gate-source voltage(1.9V)
drain current ()
gate-source voltage ()
drain-source voltage ()
M1
1 mA
2.17 V
2.17 V
M2의 동작영역
(M1,M2)
M1 :
M2 :
M2 의
=2.1V로 가정,
=> saturation 영역
drain current (1mA)
drain-source voltage(2.17V)
gate-source voltage(10V)
drain current ()
gate-source voltage ()
drain-source voltage ()
M2
1 mA
2.17 V
10 V
3.1.3 <그림 10.1>의 회로에 2개의 MOSFET(2N7000)과 스위치를 추가하여 출력전류로 1 mA, 2 mA, 3 mA의 3가지 값을 얻을 수 있는 간단한 current-steering 회로를 구성하라. 이 때 , , 의 값은 3.1.1에서 정한 값으로 유지한다.
<회로도>

3.2 Differential Amplifier 설계
3.2.1 <그림 10.2>와 같은 회로를 이용하여 아래의 사양을 만족하는 Differential Amplifier를 설계하고자 한다. 이 때, 이고 (즉 ) 출력 전압은 로 정의한다. MOSFET , 로는 2N7000을 사용한다. 전류원으로는 3.1에서 설계한 것 중 하나를 선택하여 사용한다.
[설계사양]
(1) Differential-mode output resistance 약 4 ㏀
(2) Differential-mode voltage gain (midband gain) 50 (V/V) 이상
<회로도>

3.2.2 입력신호 과 의 dc 성분이 0일 때, MOSFET , 각각의 drain current, gate-source voltage, drain-source voltage를 PSpice 시뮬레이션을 통해 구하라. 과 의 동작영역은 무엇인가?
M1의 동작영역
M1, M2 MOSFET의 gate 쪽 DC전압이 0V
=> M1,M2의
따라서
* M1
,
이고
∴ M1은 saturation영역
drain current (1mA)
drain-source voltage(2.17V)
gate-source voltage(1.9V)
M2의 동작영역
M1, M2 MOSFET의 gate 쪽 DC전압이 0V
=> M1,M2의
따라서
* M2
∴
∴ M2은 saturation영역
drain current (1mA)
drain-source voltage(2.17V)
gate-source voltage(1.9V)
3.2.3 Differential-mode voltage gain (milband gain)을 구하라. 이때 differential voltage input은 로 정의한다. 설계사양 ⑵를 만족하는가?
simulation 결과
M1의 voltage gain
0.2V/10V = 50V/V
M2의 voltage gain
0.2V/10V = 50V/V
3.2.4 Differential-mode 출력 저항을 구하라. 설계사양 ⑴을 만족하는가?
Differential-mode 출력 저항은 둘다 4k이다.
3.2.5 Common-mode voltage gain (midband gain)과 common mode rejection ratio(CMRR)을 구하라.
V1-V2 = 0 이므로 Common-mode voltage gain, Acm = Vod/Vicm 의 값은 0이다.
V1-V2 = 0 이므로 common mode rejection ratio(CMRR), CMRR = Ad/Acm 의 값은 무한대 이다.
3.2.6 PSpice 시뮬레이션을 통해 differential-mode voltage gain의 magnitude Bode Plot을 그려라. Bandwidth는 얼마인가? 설계사양 ⑶을 만족하는가?
differential-mode voltage gain의 magniude Bode Plot

키워드

중앙대,   3학년,   실험