[전자공학실험] 741OPAMP 회로해석 실험
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

[전자공학실험] 741OPAMP 회로해석 실험에 대한 보고서 자료입니다.

목차

1. 제목
 1) 741OPAMP 회로해석 실험
2. 목적
 1) 강의 시간에 다루기가 어려운 uA 741을 분석해 봄으로써 실제 OP AMP를 설계 및 해석할 수 있는 능력을 배양한다.
3. 실험 결과 및 분석
 1) 실험
4. 실험결과 분석 및 토의


1. 제목
 1) 741 OPAMP 회로해석 실험
2. PSPICE Simulation
 1) 실험1 바이어스 전류 및 전압

본문내용

식인 을 통해 우선 UA741의 값을 확인할 수 있었다.다음으로 LM358은 가 되는 것을 확인하였다. 다음으로는 TL082의 증폭기는 가 되는 것을 알 수 있었다. UA741과 LM358은 비슷한 크기의 SR을 나타냈는데 TL082는 큰 슬루율을 보였다. 변하는 간격이 매우 작게 나타나서 삼각파와는 약간 다른 모양으로 나타났고 오히려 거의 구형파에 가깝게 나타났기 때문에 간격을 줄여서 얻은 값이다. 이와 비교하여 주어진 일반적인 값인 0.63V/us와 앞의 두 개의 증폭기는 크지않은 오차가 나타난 것이라고 판단되었다.
4. 실험결과 분석 및 토의
전자회로의 기초가 되는 OPamp의 특성 및 회로해석을 하였는데 여러단으로 구분하여 확인을 하였다. 우선 바이어스 회로를 통하여 Iref를 주어주도록 하는 회로를 만들었고 차동쌍 입력회로를 만들어 입력을 주어주는데 여기서는 차동쌍을 이용하여 노이즈가 들어오더라도 큰 영향이 없도록 만들어주었다. 하지만 여기서는 오프셋을 주의하여야 하는 문제가 있는데 여기서는 이상적인 OPamp가 아니더라도 OPamp소자에 오프셋 조절 단자가 있으므로 이것을 통하여 조절이 가능하다. 다음으로는 gain stage인데 여기서는 차동입력부분에서 얻지 못한 큰 이득을 주는 부분이다. 큰 이득을 주고 여기서는 캐퍼시터가 밀러이펙트에 의하여 더 큰 값으로 작용하도록 하였다. 그리고 output buffering stage에서는 AB급 pushpull 증폭기를 이용하여 출력을 시켜주는데 여기서는 gain stage에서의 큰 저항을 출력단을 지나면서 낮은 출력저항으로 만들어주는 역할을 하게 된다. 보호회로에 대해서는 따로 다루지 않았지만 이것 역시 급격하게 과전류가 흐르게 될 때를 대비해서 만들어진 부분이다. 과전류가 흐르게되면 트랜지스터가 고장나게 되고 이로인하여 OPamp가 정상적으로 동작하지 않기 때문에 필요한 것임을 알 수 있었다. 슬루율에서는 우리가 많이 사용하는 UA741과 LM358을 통하여 확인하였는데 여기서는 일반적인 슬루율과 크게 다르지 않게 나왔는데 TL082에서는 거의 구형파에 가깝게 나와서 슬루율이 크게 나왔다. 이 소자는 delay가 거의 생기지 않는 것이라고 판단되어 delay가 중요한 회로 내에 사용이 되면 좋은 역할을 할 것이라고 판단되었다.
1. 제목
1) 741 OPAMP 회로해석 실험
2. PSPICE Simulation
1) 실험1 바이어스 전류 및 전압
분석 : 다음은 각 트랜지스터에 인가되는 전압 및 흐르는 전류에 대한 시뮬레이션 결과를 나타낸 값이다. 이것을 통하여 DC analysis를 할 수 있다. 수정전 회로도에 대하여 Ideal current source로 바뀐 것과 보호회로가 제거된 회로라는 것을 확인할 수 있다.
입력전압
입력전류
출력전압
출력전류
2) 실험2 AC입력 저항 및 출력저항
분석 : AC입력 저항 및 출력저항을 구하기 위하여 우선 입력부분의 전압을 구하고 전류를 구하여 저항을 구하였다. =0.06Ω이 된다. 출력저항은 입력저항과 마찬가지로 전압과 전류를 통하여 구하는데 이것은=1031Ω이 되는 것을 알 수 있다.
전압이득 크기
전압이득 위상
3) 실험3 전압이득에 대한 Bode Plot(크기와 위상)
분석 : 전압이득은 주파수가 커지게 됨에 따라서 일정하다가 100KHz보다 커지게 됨에 따라서 점점 줄어들게 된다. 위상도 다음과 같이 나타났다.
4) 실험4 Slew rate 측정
slew rate 회로도
시뮬레이션 결과
분석 : 슬루율은 다음의 식인 가 나타난 것을 확인할 수 있었다. 이것은 주어진 값인 0.63V/us와 크지않은 오차가 나타난 것이라고 판단되었다.
  • 가격3,300
  • 페이지수8페이지
  • 등록일2013.07.01
  • 저작시기2010.3
  • 파일형식한글(hwp)
  • 자료번호#854918
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니