[기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론

본문내용

2
D 플립플롭을 사용하여 10진수 카운트 설계 파형도(2page)
D 플립플롭을 사용하여 만든 16진수 카운트 파형도
파형도 2-1
D 플립플롭을 사용하여 만든 10진수 카운트 파형도
파형도 2-2
D 플립플롭을 사용하여 10진수 카운트 설계 결론
결과
- page 6-4와 6-5에서 확인 한 파형결과를 보면
D 플립플롭을 사용하여 16진수 카운트를 Nand gate를
사용하여 10진수 카운트를 만든 것을 볼 수 있다.
16진수 카운트
10진수 카운트
VF5
VF4
VF3
VF2
VF5
VF4
VF3
VF2
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
2
0
0
1
0
0
0
1
0
3
0
0
1
1
0
0
1
1
4
0
1
0
0
0
1
0
0
5
0
1
0
1
0
1
0
1
6
0
1
1
0
0
1
1
0
7
0
1
1
1
0
1
1
1
8
1
0
0
0
1
0
0
0
9
1
0
0
1
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
15
1
1
1
1
파형도 2-1, 2를 해석한 결과
파형도를 해석한 결과를 보면 16진수 카운트는 15번째의 펄스까지의
값이 ‘1111’이 나오고 다시 처음으로 돌아가고 10진수 카운트는 9번째의
펄스까지의 값 ‘1001’까지 나오는 것을 확인할 수 있다.
하지만 16진수 카운트 파형도를 보면 그래프상에 표시된 VF3의 출력값에
이상한 현상이 나타나는걸 볼수 있는데, 이 현상은 글리치(Glitch)현상이라
하는데 글리치(Glitch)란, 작은문제의 뜻으로 두 가지 입력 신호의 값이
바뀔 때 신호의 지연시간 차이에 의해 디지털 회로에서 발생할 수 있는
매우 짧은 기간 동안 나타나고, 사라지는 전압이나, 전류의 원하지 않는
노이즈 펄스이다.
즉, 회로도에서 VF3과 VF5의 출력값에 Nand gate를 지나 CLR의 입력값에
들어간다.
이때 VF3과 VF5의 출력값이 10번째의 펄스에서 값이 각각 ‘1’이 되므로
Nand gate 특성과 D 플립플롭의 CLR의 특성상 D 플립플롭을 0으로
바로 초기화 시켜야하는데, Nand gate를 지나는 지연시간 때문에 그래프상에
나타난 것처럼 아주 잠깐 동안의 출력값을 볼 수 있다.
VF3은 그전 출력값이 ‘0’이었다가 ‘1’이 나오는 것을 볼수 있지만, VF5의
출력값은 그전 출력값이 ‘1’이었기 때문에 그래프상에서 현상을 볼 수 없다.

키워드

D 플립플롭,   10진수 카운트 ,   설계 이론