|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로도 (b) 표시기호 (c) 진리표
그림 7 JK 플립플롭
(a) D 플립플롭 (b) JK 플립플롭
그림 8 PR/CLR 플립플롭
3. 예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한
|
|
|
회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은 외부출력 bank의 pin과 LED 및 segment가 동일임으로 그대로 사용한다. 단 OSC의 입력단자를 bank에 꽂아서 사용한다. 우선 위 회로를 구성하고,
|
|
|
논리곱(AND)으로 만들어진 항을 말함
n개의 변수에 대해서는 2n개의 민텀을 가짐
모든 불 함수는 민텀들의 논리합으로 표현할 수 있으며, 카르노 도표를 이용하여 간략화할 수 있음 -논리회로
-게이트
-논리곱(AND)
-논리합(OR)
-논리 부정(
|
|
|
략화시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화
|
|
|
논리 회로를 그리고 파형을 구하시오. 부울 대수나 카르노 맵을 이용하여 논리식을 간략화 한 뒤 간략화된 논리 회로와 출력 파형을 비교하시오.
* 기본 논리회로
* 파형
* 카르노맵
* 간략화된 논리회로
* 파형 1) 4비트 전가산기를 이용하
|
|
|
부울대수의 정리
1. 실험 목적
▣ 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.
▣ 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.
▣ 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양
|
|
|
+AC prime D
5) 주어진 함수의 논리회로를 구성하여 그리고, 카르노 맵을 사용하여 간략화시킨후, AND-OR와 OR-AND 로 각각의 동일한 출력을 갖는 회로를 구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
PI (0,4,8,9,10,11,12)
CD
AB
|
|
|
회로도 (1)을 구성하고 스위치 SW1을 A에 연결한 후 SW1을 0과 1에 두고 X1~X6의 논리상태를 측정하여 표 5에 기록하고, 오실로스코프의 두 채널을 모두 사용하여, 그림 1에 A와 X6의 두 파형을 도시하고, 그 사이의 전파 지연을 측정한다.
5. 예비문제
|
|
|
입력전압에 대한 출력전압의 변화를 그래프로 그리고 LOW 레벨 노이즈마진과 HIGH 레벨 노이즈마진을 구하라.
⑥ 그림7-8과 같이 논리 회로를 구성하고 Y와 Y\'에 흘러가는 전류를 구하시오.(저항은 100㏀)
그림7-8. 논리회로
5.예비 보고 사항
실험
|
|
메뉴펼치기
