|
회로를 이용하여 전파정류 회로를 만들어 결과를 확인 하는 실험이었는데, 입력파의 (+) 반주기 일때는 D1 , D3를 통과하고 D2 D4는 통과하지 못하고
입력파의 (-) 반주기 일때는 다이오드 D4 D2를 통과하고 D3 D1은 통과하지 못한다. 그리고 부하저
|
|
|
의 병렬을 다시 직렬로 계산하면 다음과 같은 이론값이 나온다.
는 로 이론적인 계산 값이 나온다.
(330Ω)을 다시 연결한 등가회로
2.2 Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 그리고 실험절차를 설명하라. 또 전
|
|
|
기초전자회로실험 (인터비젼) 교재 외
Micro electronic Circuits SedraSmith (OXFORD), NAVER
(4) PSPICE를 이용한 시뮬레이션
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스
(1) 결정
(2) 이미터 바이어스회로
(3) 콜렉터 궤환회로(=0)
(4) 콜렉터 궤환회
|
|
|
회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 연산증폭기의 입력저항은 무한대이므로 입력
|
|
|
일정한 폭을 갖는 주파수 영역만 통과시킨다.
2)대역차단 필터는 일정한 폭을 갖는 영역만 차단시킨다.
6. 참고문헌
기초회로실험 zbar외 1. 실험목적
2. 실험관련 이론
3. 실험 내용 및 방법
4. 실험결과 및 고찰
5. 결론
6. 참고문헌
|
|
|
회로를 수정하면 가변저항이 최소화 되어있을 때 강한 전류가 흐르게 되어 과부화가 될 수 있는 것을 알게 되었다.
-에 역방향 바이어스를 인가하여야 제대로 측정이 된다. < JFET 특성 >
1. 실험 목적
2. 실험 장비
3. 이론개요
4. 실험순서
|
|
|
결과를 얻을 수 있다
구형파 입력한 회로의 출력을 디스플레이 할 때에 +반주기와 -반주기 때 끝부분이 조금씩 휘어지는 부분이 발생하는데 다른 주기로 전압이 바뀔 때 넘어가는 동안의 시간동안 만큼 휘어지게 된다. 1. 실험 목적
2. 실
|
|
|
회로를 만들 수 있다.
7. 전압 분배 바이어스 회로에서 게이트 전압()은 핀치오프 전압()의 절대값과 같다.
8. 다른 조와 JFET을 바꿔 실험한 후 결과를 확인하면 같은 소자라도 특성이 다 다르기 때문에 다른 실험 결과 값이 얻어진다. (트랜지스
|
|
|
회로로 동작할 때, 와 의 값을
계산하라.
(계산값) = 1.34V
(계산값) = 2.95V
b. 그림 3-10에서 우측 상단 다이오드를 제거하고, 와 의 값을 측정하라. 이 결과를
연습문제 6(a)의 계산값과 비교하라.
(측정값) = 1.361 V
(측정값) = 2.998V
4. 실험 결론
3주차
|
|
|
안정도가 높아짐
Ve=1/10Vcc~1/4Vcc의 값을 가지며 이에 따라 출력 전류가 달라지므로 이 값은 전체적인 회로의 값에 영향을 미침 01. 실험 목적
02. 실험 장비
03. 이론 개요
04. 실험 과정
05. 실험 결과
06. 토의 및 고찰
07. 질의응답
|
|
메뉴펼치기
