|
회로에서 fc=750Hz, G=1.32, Q=4.2, C=0.001 일 때 다음을 구하여라.(1) ⇒ (2) 저역차단주파수(), 고역차단주파수()⇒
④ PSPICE 시뮬레이션
일 때, 회로 구성
일 때, 시뮬레이션 결과
일 때 차단주파수는 596.616Hz, 922.788Hz 의 두 주파수임을 알 수 있었고 대
|
|
|
실험에서는 그렇게 할 필요도 없었다.
결과 및 토론
이번 실험은 부울대수의 규칙에 대해 알아보는 실험이다. A+AB=A 와 A+AB=A+B의 회로를 설계하고 3-입력 변수의 진리표를 작성한 후 드모르간의 정리를 사용해서 같은 회로인가를 알아보는 실
|
|
|
정리하면
X=1·A
⇒
X=0+A
⇒ X=0+A=A 으로 표현되고, 이는 부울대수
기본법칙 1. A+0=A를 나타낸다.
즉, 그림 7-1과 7-7의 회로는 등가이다. 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
결과 및
|
|
|
정류기로서의 용도로 자주 쓰이며 그 종류에는 정류 다이오드, 제너 다이오드, 쇼트키 다이오드, 브리지 다이오드 등이 있다. 1. 실험목적
2. 실험 준비물
3. 기초 이론
4. 실험 절차 : 실험 내용 및 Pspice 모의실험 결과
5. 고찰 사항
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
실험 책에 나와 있는 회로를 빵판에 연결하는 점이 잘 이해가 안되고 어려웠다. 좀 더 열심히 공부하고 노력해야겠다는 생각이 머리를 찌른다.
7. 참고 문헌
네이버 사전, 기초실험 책 목 적
1. 서 론
2. 이 론
3. 실 험
5. 결과 및 토의
6.
|
|
|
회로 역시 키르히호프의 전류법칙을 만족한다고 할 수 있다.
시뮬레이팅 결과 역시 측정값과 차이가 발생했으나, 그 원인은 앞에서 언급한 것과 같다.
실험 ③과 실험 ④에 의해 다음과 같은 결론을 내릴 수 있다.
Iin : 유입전류, Iout : 유출전
|
|
|
실험 계기 및 부품
- 직류 전원 장치(2), 디지털 멀티미터(2), SPST 스위치(2), SPDT 스위치(2), 저항(390Ω, 560Ω, 1.2kΩ, 1.8kΩ(1/2W), 10kΩ(2W))
<<그림>>
2. 실험 기본 이론
1) 노턴의 정리(Norton’s theorem)
어떠한 구조를 갖는 능동 회로망도
|
|
|
결과로부터 구한 노튼의 등가전원(그림 4-⒞)에 저항 을 부하로 접속했을 때 에 흐르는 전류값과 극성을 계산에 의해 구한다.
⇒ 11.6㎃(+)
테브낭의 정리 실험은 는 어떤 구조를 갖는 능동회로망도 그 회로도 내의 임의의 두 단자 a, b 외측에 대
|
|
|
흐르는 전류에는 높은 저항을 유도 한다. Ⅰ. 개요 (Introduction)
Ⅱ. 이론 (Theory)
Ⅲ. 실험장치 및 실험절차 (Apparatus & Procedure)
Ⅳ. 데이터 및 결과 (Data & Results)
Ⅴ. 오차분석 (Error Analysis)
Ⅵ. 토의 (Discussion)
Ⅶ. 참고문헌 (References)
|
|
메뉴펼치기
