|
CMOS에서 capacitor들의 충전은 방전보다 길다. 따라서 충전(low→high), 방전(high→low)까지의 걸리는 시간이 달라진다. 따라서 Prepagation Delay가 생기게 되는 것이다.
◈실험 종합
이번 실험은 CMOS 회로의 전기적 특성을 알아보는 시간이었다. 3년 만에
|
- 페이지 11페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과 진리표
③ 기본 논리게이트 6개
▲ AND ▲ OR
▲ NOT ▲ NAND
▲ XNOR ▲ NOR
④ CMOS 가 무엇인가?
⑤ TTL 이란 무엇인가?
⑥ 전압레벨 및 잡음여유
<연습문
|
- 페이지 19페이지
- 가격 1,500원
- 등록일 2008.12.13
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5V
0V
5V
0V
0V
5V
5V
5V
ORA
B
F
0
0
0
0
1
1
1
0
1
1
1
1
A
B
F
0V
0V
0V
0V
5V
5V
5V
0V
5V
5V
5V
5V
2.15
|
- 페이지 11페이지
- 가격 1,000원
- 등록일 2008.12.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리 시뮬레이터들은 정규적 논리 상대를 갖는 특성이 잘 정의된 CMOS 회로들에 적합하다. 이들은 상대적으로 빠르고, 따라서 대형 회로에 적합하다. 또한 이것의 동작은 시뮬레이션 알고리듬을 계산해 주는 하드웨어 엔진에 의해서 가속되기
|
- 페이지 13페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5V
0V
5V
0V
0V
5V
5V
5V
ORA
B
F
0
0
0
0
1
1
1
0
1
1
1
1
A
B
F
0V
0V
0V
0V
5V
5V
5V
0V
5V
5V
5V
5V
2.15
|
- 페이지 12페이지
- 가격 500원
- 등록일 2006.05.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|