|
정류회로를 Spice로 구성하고 입력 주기함수가 8V, 60Hz에 대해 DC 출력 전압을 구하시오. 예상한 결과를 얻는지 검토하시오.
=>
시뮬레이션의 결과 로,
약 1.1V의 오차가 발생하였다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
회로 실측에 기초한 기초 전자 전기 실험 도서출판 글로벌 홍순관저
전자전기 기초 실험 진영사 이재호·김순협 공저 1. 기초이론
(1) 마디 해석법
(2) 루프 해석법
(3) 선형성
(4) 가역정리
(5) 중첩의 원리
2. 예비보고서
(1) 중첩의 정리
|
|
|
차이가 없다는 것을 알 수 있다. 이는 내부 저항값 가 매우 작아서 전압강하가 에서 거의 모두 일어난다는 것을 알 수 있다. 1. 기초 실험용 계측장비 사용법
1. 목적
2. 이론
3. 사용부품 및 장비
4. 실험방법
5. 예비보고서
6. 결과보고서
|
|
|
예비보고서의 시뮬레이션과 결과값 비교
<시뮬레이션>
인가전압
[V]
전류[mA]
I
I1
I2
I3
5V
48.89
33.43
10.68
5.09
<측정값>
큰 오차 없이 잘 측정 되었다. 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레
|
|
|
특성 및 반파 정류회로 실험
1) 다이오드 전압 - 전류 특성
2) PSpice 회로도
3) 반파 정류기 실험
4) PSpice 회로도
2. 전파 정류회로 실험
1) 중간 탭 전파정류기
2) PSpice 회로도
3) 브리지형 전파 정류회로
4) PSpice 회로도
|
|
|
회로
- 테브난 등가회로
- 테브난 등가회로에 의해 Rs이 3.5Ω이기 때문에 최대 전력은 RL=RS일때
에 대입하면 =0.0492(W)
▶▶ 평형 브릿지 회로
⑦ 평형 브릿지의 원리를 조사한다.
- 휘스톤 브릿지는 평형 브릿지의 한 예로서 4
|
|
|
회로시간에 배운 전압분배법칙을 이용하여 조절 할 수 있었다.
<실험 3> 휘스톤브리지 회로
1). PSpice 시뮬레이션
2). 예비 실험 결과
(다) 를 1.2kΩ으로 맞추고, (A)와 (B)점 사이에 멀티메터를 연결하여 전류를 측정하여 기록하시오. ∴ = 1.201
|
|
|
실험은 순조롭게 진행됐으며, 특히 슈미트트리거 회로에서 Hysteresis특성이 무엇보다도 흥미로웠고, noise따른 오차만큼 출력전압도 감소한다는 것도 흥미로웠습니다.
다음주에 실험할 FET실험도 사전에 FET에 대한 철저한 예비 공부와 그에따른
|
|
|
회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증폭기에 대한 차동 전압 이득의 크기는 로 구할 수 있다.
이론
< PSpice 모의실험 27-1 >
아래에서 요구하는 데이터를 구하고, 질문
|
|
|
회로 공정과목에 대한 예행 실험으로 생각되어, 과목을 수강 시 많은 도움이 될 것 같다.
10. 참고문헌
가. 서적
반도체 공정기술, 황호정 저, 생능출판사
공정플라즈마 기초와 응용, Alfred Grill 저, 정진욱 역, 청문각
직접회로 제조를 위한 반
|
|
메뉴펼치기
