|
약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
상승시간을 계산하면 약 36.88가 나오는데 우리가 측정한 실험값과 거의 비슷함을 알 수 있다. 실험 5. 시간 응답 특성과 주파수 응답 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
되는 것을 알 수 있었다. 이를 확인하기 위해서 주파수를 1Hz를 바꿔 실험을 반복하였더니 1초마다 신호가 시프트 되는 것을 확인할 수 있었다. 1.목적
2.이론적 배경
3.사용 장비 및 부품
4.실험 방법
5.예비 보고 사항
6.결과 보고서
|
|
|
실험결과에서 보면 표55-1 고대역필터의 차단주파수 fc = 1/2πfC으로 7234Hz이다. 이 주파수를 기준으로 주파수가 커지면 저항에 걸리는 출력쪽의 전압은 점점 커진다. 그리고 전압 입력에 대한 출력의 비 역시 커졌다.
저대역필터에서는 RC회로였
|
|
|
역시 멀티미터의 노후가 오차를 만들 것이라 생각한다. 1. 실험목적
2. 이론
(1) 전압 분배 법칙과 배율기
(2) 전류 분배 법칙과 분류기
(3) 브리지회로
(4) △회로와 Y회로의 상호 변환
3. 실험 준비물
1. 결과
2. 비고 및 고찰
|
|
|
진리표를 가지고서 측정값과 비교를 해주면 되겠다.
2 - (1)
NAND 게이트를 이 ●실험에 관련된 이론
●실험 방법 및 유의 사항
●참고문헌
●실험 회로 및 시뮬레이션 결과
|
|
|
, 와 , 사이의 직접적인 관계는 이다.
[참고문헌 및 사이트]
Basic Engineering Circuit Analysis 10th Edition, J.D. Irwin, R.M.Nelms, Wiley
http://mathphysics.tistory.com/234 1. 실험 목적
2. 이론 요약
3. 실험 내용 및 예상 결과
4. PSpice 시뮬레이션
5. 추가 조사 사항
|
|
|
실험 4: 저항 을 1k, 3.3k 으로 했을 때]
(10) 그림 7.3의 회로에서 1000 저항을 로 대체한다. 를 15V로 조정하고 전원을 켠 다음, 과 을 닫는다. 표 7.2에 밑의 1000 난에 값을 기록하라. 을 개 방하라.
(11) 1000 의 부하 저항 을 제거하고 3300 의 부하 저항을
|
|
|
1 조건에 해당된다.
규칙 11을 보여주는 회로를 설계하라. 보고서 표 7-4에 설계한 회로도를 그리고 회로를 구성하라. 측정 결과를 근거로 표 7-4의 두 타이밍 다이어그램을 완성하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다. 1. 중첩의 원리
2. 가역 정리
확인문제 1)
키르히호프의 법칙과 중첩의 원리를 적용하는 방법에 대한 차이점을 설명하시오.
확
|
|
메뉴펼치기
