|
든 0을 포함하는 항의 최소집합을 찾는다.
6. 찾은 식은 0일 때이므로 not을 하여 드모르간 법칙으로 Products of Sum의 형태로 바꾼다.
(4) NAND gate 로만 회로 구성하기
① A · B
② A + B
5.Simulation
실험1
실험2
실험3
실험4
실험5
F = AB + AD
6.Experimental Resu
|
|
|
, 10번 실험) 를 제거하자 전압이득이 현저하게 떨어지는 것을 알 수 있다. 즉 는 교류 전압이득을 저하시키지 않기 위해서 반드시 필요하다.
(2) 의 제거가 증폭기 성능에 어떤 영향을 주는가?
⇒ 는 이미터 저항으로 전류이득과 출력저항에 전
|
|
|
실험4. 키르히호프의 법칙
1.실험의 목적
-키르히호프의 전류법칙(제1법칙)을 실험으로 확인한다.
-키르히호프의 전압법칙(제2법칙)을 실험으로 확인한다.
2.관련이론
*키르히호프의 법칙
키르히호프의 법칙은 저항의 직렬 혹은 병렬회로와 무
|
|
|
. 이 회로는 입력 신호를 끊임없이 적분한 값을 출력하기 때문에 작은 값의 입력이라도 입력 전압이 지속적으로 인가되면 출력전압은 계속 증가하거나 감소하는 특성을 보인다. 1. 관련 이론
2. 실험 결과
3. 결론 및 discussion
4. 참고 문헌
|
|
|
것을 확인할 수 있다. 따라서 Q_0가 커질수록 대역폭은 줄어들기 때문에 band pass filter의 선택성이 커진다. 공진 주파수에서 이 회로에서의 전체 임피던스는 수식 8과 같다.
(수식 8) 1.관련이론
2. 실험 결과
3. 결론 및 discussion
4. 참고문헌
|
|
|
실험은 선형회로의 의미를 배우는 것이 첫 목적이기에 이번에 학습한 선형회로에 대해 말해보면 선형 소자로만 구성되는 회로를 선형회로라 하고, 선형 소자로는 저항기를 들 수 있는데, 저항기로 구성되는 회로를 의미한다. 이는 전류와 전
|
|
|
회로 구성이 끝난 뒤 실험을 진행해야한다. 전체 유입전류를 측정하고 각 저항의 전류를 측정한다. 전류는 저항과 직렬연결 해야 한다.
회로도에서 I1과 I2, I3을 측정한다.
위의 회로도는 I1,I2, I3을 측정하기 위한 회로도이다.
2번 실험
옆의
|
|
|
실험에 쓰인 휘트스톤 브릿지의 회로가 아닌 다른 회로에는 어떤 종류가 있는가? 만약 있다면 그 회로를 그려보시오
7.토의
이번 실험은 키르히호프의 법칙과 휘트스톤 브릿지에 대한 실험을 함으로써 이론적 지식을 확인하는 것이었다. 실
|
|
|
회로에 대해 병렬연결을 해야 합니다.
3. V2를 측정합니다. 마찬가지로 V3도 측정합니다.
4. 자. 이번에는 휘트스톤 브릿지를 실험해 보겠습니다. 먼저 옆의 사진과 같이. 실험장치를 살펴봅니다.
이 실험장치 하나로 여러 가지를 실험할 수 있
|
|
|
당란에 기록하라.
실험 결과
Level
-f <----- 0 -----> +f
BW ( 6dB )
-6dB
-3dB
0dB
+3dB
+6dB
주파수
9.145
9.734
10.850
12.213
13.008
3.863
* 단위는 ㎑
공진 주파수
이론
실제
10.730
10.850
* 단위는 ㎑
④ 고 찰
두 번째로 진행한 실험은 R-L-C 직렬 회로를 이용하여 공
|
|
메뉴펼치기
