|
Part 2 Parallel R-C dc Network >
< Part 3 Series Parallel R-C dc Network >
< Part 4 Determining C (Actual Value) >
< Part 5 Charging Network (Parallel Capacitors) >
< Part 6 Charging Network (Series Capacitors) >
< Part 7 Applying Thevenin's Theorem >
< EXERCISES >
< 실험에 대
|
|
|
대학 기초전자실습
※ 저자 : 이희규 / 최승덕 / 최영희 / 서강수
※ 발행처 : 복두출판사
(4) 최신 전자회로
※ 저자 : 신윤기
※ 발행처 : 인터비젼 1. Title
2. Environment
3. Abstract
4. Experiment Result
5. Analysis
6. Conclusion
7. Reference
|
|
|
실험결과
1. 전압원과 전류원의 부하효과
1)전압원
2)전류원
3)오차원인
2. 스코프의 기본동작 및 스코프의 입력저항, 입력 캐퍼시턴스의 영향
1) 스코프의 기본 동작
2) 스코프의 입력 저항과 입력 캐패시턴스의 영향
3) RC회로와 시정수
|
|
|
실험의 계산 과정은 모두 동일하므로, 생략하도록 하겠다. ① 회로 해석에서의 중첩 정리의 이용
② 중첩 정리의 실험적 입증
③ 중첩 정리를 이용한 회로 해석
④ 회로 해석에서의 테브닌 정리의 이용
⑤ 테브닌 정리의 실험적 입증
|
|
|
정리는 임의의 회로를 1개의 전류원과 이 전류원에 병렬로 연결된 저항으로 변환하는데 사용한다.
실험을 통해 양쪽 경우 모두 등가저항의 크기가 같음을 알 수 있다.
Thevenin 등가회로에서
Norton 등가회로에서
이고
따라서 Thevenin 등가회로와
|
|
|
실험절차를 설명하라. 저항계(DMM)의 위치를 명시하라.
그림 1 브리지회로에서 부분과 전압원을 제거한 후, 남은 부분 (a, b)에 전항 측정모드로 설정한 DMM에 연결한 후에 값을 측정한다.
[P23의 그림 5.2의 (c)]
3.4 부하가 포함된 Thevenin 등가회로를
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다. 1. 중첩의 원리
2. 가역 정리
확인문제 1)
키르히호프의 법칙과 중첩의 원리를 적용하는 방법에 대한 차이점을 설명하시오.
확
|
|
|
실험을 통해 논리 회로를 간단하게 재구성 할 수 있는 부울대수의 정리에 대해 알 수 있었다.
3. 문제
(1) 실험 1의 AND-AND 게이트와 OR-OR 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1
|
|
|
[‘회로 정리와 변환 기초회로실험 보고서‘ 본문 내용 中 발췌]
Ⅰ. 실험목적
- 테브난의 정리를 적용하는 방법을 익힌다.
- 노튼의 정리를 익힌다.
- 최대 전력 전달 이론을 익힌다.
<중 략>
위의 회로는 그림 1-1의 회로를 오어
|
|
|
A, B의 전압을 2V, 4V, 6V 로 변화시키면서 C, D에서의 전류를 측정한다.
(3) 그림 7-6처럼 회로를 바꾼다.
(4) 단자 C, D의 전압을 2V, 4V, 6V 로 변화시키면서 A, B에서의 전류를 측정한다. 1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행방법
|
|
메뉴펼치기
