|
논리회로(Logic circuit)
디지털 전자회로에서는 2진수 “0”과 “1”의 두 부호의 조합에 의해 필요한 정보를 나타내는데, 이 0과 1을 사용하여 입력정보를 처리하는 회로를 논리회로라 한다. 지금까지 2진수의 두 상태를 “1”과 “0”으로 표
|
|
|
논리회로와 컴퓨터논리회로
1. Boolean Algebra
1) 창시
1847 년 George Boole
2) 논리설계에 응용
1938년 Claude E. Shannon(BELL LAB.)
-> Binary Logic
2. 기본 논리 : AND, OR, NOT, (XOR or EOR)
- Boolean Algebra 의 기본 정리
* Duality Principle(이원성 원리, 쌍대성 원리)
어떤 명
|
|
|
카운터 : 카운터는 클록 펄스가 인가될 때마다 수를 하나씩 증가시키거나 하나씩 감소시키는 논리 회로로서 보통 T플립플롭을 사용하여 구성 합니다. 보통 하나의 입력선과 n개의 출력선이 있는데 이것을 n비트 카운터라고 하며 최대 2ⁿ개의
|
|
|
지 통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표
|
|
|
논리회로의 상호작용은 현대 컴퓨팅 기술의 발전에 있어 중추적인 역할을 담당합니다. 이런 상호작용은 데이터 처리의 효율성, 메모리 관리의 최적화, 프로그래밍의 단순화 등 컴퓨터 시스템의 핵심 측면에서 중요한 기여를 합니다. 이를 통
|
|
|
논리회로의 간소화(간략화)
카르노도는 다음 순서로 간소화한다.
논리식을 표준 SOP 형식으로 나타낸다.
논리식에 해당하는 부분을 카르노도에 1로 쓰고 나머지는 0을 기록한다.
이웃된 1을 2, 4, 8 …, 즉 2^n개의 가능한 한 크게 원을 만든다.
|
|
|
논리프로그래밍 방식에 의한 게이트레벨 논리회로 합성에 관한 연구, 서울대학교
김희석(2000), 이근만 저논리회로 실험(TTL 게이트와 PLD를 이용한), 에드텍
김상진(1990), 디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원
|
|
|
논리회로 수업을 위한 교육용 콘텐츠 개발, 고려대학교 정보창의교육연구소, 2009
◈ 김정남, 경영학과 경영논리, 성균관대학교 사회과학연구소, 1982
◈ 김명수 외 1명, 경제논리와 교육논리, 상생의 길을 찾아서, 학습자중심교과교육학회, 2012
|
|
|
논리 함수식 (위의 두 가지 식)을 동시에 구할 수 있는 반감산기는그림 4-21과 같이 설계할 수 있습니다.
그림 4-21 반감산기
(4) 전감산기
전감산기(FS : full subtracter) : 두 자리 이상의 2진수를 계산할 수 있는 회로입니다.
입력 변수를 피감수는 A,
|
|
|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
메뉴펼치기
