|
회로 5
- 74LS08 AND gate와 74LS04 NOT gate로 구성된 NAND와 74LS00 NAND gate와 비교하여 실험하라
☞ 74LS08에서 AND되어 나온 출력을 다시 74LS04에서 NOT을하여 출력하여 NAND의 효과를 내는 회로이다.
☞ 입력이 (1,0)일때는 1이 (1,1)일때는 0이 나왔다. 이것은 N
|
|
|
기말 프로젝트로 A+받은 작품입니다.
NEC의 74LSXX 시리즈 칩을 주로 사용했습니다.
회로도만 보셔도 이해하기 쉽습니다. 1. 사용 부품 List
2. 기능
* 디지털 시계 회로도 (pdf파일/1 page)
|
|
|
논리식을 구한다고 가정하자.
PI 식별단계는 ① 문제에서 주어진 각 최소항(minterm)의 2진수 값을 차례로 쓰는 것으로부터 시작한다. ② 다음에는 최소항들의 2진수 값을 보고 1의 개수가 같은 것끼리 모아 섹션(section)을 만들고 각 2진수 값 옆
|
|
|
|
회로를 완성하게 되어 최적의 Serial Adder를 구현한다. 기본적인 Shift Register와 Full Adder를 최소한의 Gate로 구성한다. 오류 및 입력에 따른 값이 정확히 나오는지 확인한다.
3. 수행 결과
기본적인 Shift Register에 And, Or Gate를 제거하고 Mux를 넣어서
|
|
|
TTL(Transistor Transistor Logic)
TTL의 특징
가장 많이 사용, 가격 저렴, 동작속도가 빠르다.
팬 아웃(fan-out)이 많이 얻어진다
출력 임피던스도 낮아 현재 가장 품종이 풍부하고 널리 사용됨.
전력 소비의 점에서 LS-TTL등으로 대치
멀티 이미터 회로
|
|
|
ppt 화일입니다. 1. 수의표현 설명과 예시
2. 불대수 설명 기본 공식 예시
3. 논리게이트 (도표 설명 공식 회로 진리표)
|
|
|
|
융통성: 실행순서의 조정이 가능
③ 단순성: 시스템 설계가 단순
④ 안정성: 0과 1로 유지되므로 높은 안정성
⑤ 견고성: 잡음 등에 강함
⑥ 정확성: 논리적인 처리로 정확한 결과 도출
- 중략 - 교재 전 범위 핵심요약+출제예상문제
|
|
|
6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터 및 10진 카운터
실험10. 시프트 레지스터 및 링 카운터
실험11. MUX & DEMUX
실험12. 디코딩 및 엔코딩
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
카운터
◆ A`B`, AB`, A`B, AB의 출력을 구하기 위한 회로는 다음과 같다.
NAND gate를 사용해서 출력을 측정한다.
◇ 위의 출력을 워크벤치로 측정한 결과는 다음과 같다.
Clock
A
A`
B
B`
A`B`
AB`
A`B
AB
※ 2단 2진 카운터에서는 클락 2번이 전이될 때마다 A
|
|
메뉴펼치기
