|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
논리식은?
① AㆍB = X ② A + B = X ③ X = (AB)\' ④ X = A ◎ B
3. 옷감을 선택 할 때 “디자인이 좋거나 색깔이 좋은 것 이면 사겠다.” 라는 명제를 논리회로에 대응 시키면 어느 것에 해당하는가?
① NOT 회로 ② AND 회로 ③ OR 회로 ④ NOR 회로
4. 다음
|
|
|
------ 차
B -------+--+---------
| |
| |
| +---------
| ---------------- 빈수
+--- ----
<그림 10.4> 반 감산기 회로
⑵ 전 감산기(Full Subtractor)
: 빈수까지 뺄셈
① 진리표
B\'
B
C
차
빈 수
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
② 논리식
|
|
|
논리회로를 구현하지 않는가?
문제는 D-flipflop과 같은 플립플롭과 같은 기능을 수행할 수 있는 메모리로 논리회로를 구현하지 않는가이다. 그 이유는 메모리의 입력과 출력의 수는 제한되어 있기 때문이다. 만약 512M Ram이 있다고 하면 28, 입력
|
|
|
논리회로) 또는 ECTL(emitter coulpled transistor logic)이라 하며 장점은 스피드가 가장 빠르고 출력임피던스가 낮으며 출력분기 수가 크고 잡음발생이 적다. 단점은 소비전력이 크고 잡음여유가 적으며 다른 논리회로와 혼용이 어렵다.
2) 유니폴라형(
|
|
|
반가산기
반가산기는 두 개의 2진수 A와 B를 더하여, 합 S와 자리올림 C를 출력하는 논리회로이다. 다음 아래의 진리표와 회로를 보자.
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
이 책에 집필자는 가산기에 기본은 덧셈이라고 집필하고 있다. 그래서 A와 B
|
|
|
출력값을 Display 하는 회로를 조별로 자유롭게 설계하시오)
(1) 설계하고자 하는 패턴 인식 동기 순서 논리회로를 위한 state/oupput table을 작성하시오.
(2) 설계하고자 하는 패턴인식 동기순서 논리회로의 transition/output table을 작성하시오.
|
|
|
논리트게이트 심볼을 도식화하면 다음과 같이 나타낼 수 있다.
3. 표준기호로부터 대치기호 구하기
2장에서 설명한 바와 같이 표준논리게이트는 5가지가 있으며 이는 5가지 표준논리기호를 사용하여 논리회로를 작성한 것이다. 표준논리기호
|
|
|
논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
반파 및 전파 정류 회로 실험
실험 일자
2020년 9월 25일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1) 정류
교류전류를 직류전류로 변환하는 것을 정류라고 한다. 일반적으
|
|
메뉴펼치기
