|
(cf) OR게이트 : ①NPN 대신 PNP를 연결 ②스위치를 병렬연결
- 컴퓨터 프로그래밍에 응용(&연산자 사용)
3)기호
‘A and B\' = ‘A ∧ B\'(수리 논리학) = ‘A·B\'(불대수)= AB(집합론)
4)연산 법칙
- 항등원 : A·1=A=1·A, A+0=A=0+A
- 교환법칙 : A·B=B·A, A+B=B+A, AB
|
|
|
< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >
< 목 적 >
D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.
< 실험 과정 및 결과 >
(1) D/A converter
1) 그림 4의 회로를 구성한다.
<그림 4. D/A converter - Decade BCD>
2) S
|
|
|
1. 설계 목표
VHDL으로 프로그램 작성 후 이를 알테라DE2 보드로 실현시킨다. 7-세그먼트를 통해 기본적인 시계기능을 100분의 1초를 만들어서 구현한다. 또한 시간을 분을 나타내는 기능 위에 스위치를 누르면 100분의 1초를 구현한다.
2. 설
|
|
|
->High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
카운터의 출력을 다음 코드로 인코딩할 수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
|
|
|
회로를 사용한다. 특히, 비교형 A/D 컨버터는 변환기간 중에 아날로그 입력전압이 일정하게 유지되어야 하므로 샘플/홀드 사용의 필요성이 높다.
샘플/홀드 회로는 아날로그 스위치, 콘덴서, 버퍼 등으로 구성되어 있고 스위치는 샘플링 시간
|
|
|
스위치를 GND에 연결할 때 제대로 해주어야 한다. 특히 실험1에서는 회로의 구성이 복잡하기 때문에 회로를 잘 보며 구성해야한다. RAM 실험은 정보를 기억하고 읽는 실험이기 때문에 회로를 구성할 때 잘못 연결되거나 서로 전선이 부딪혀도
|
|
|
클리어 시킨 다음에 1의 값을 주어야한다. 또 각 소자들의 Pin 번호의 기능을 제대로 파악하여 회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결
|
|
|
회로에서 1sec를 카운트 한다.
Time part에서 sec, min, hour를 차례대로 카운트해나간다. sec, min, hour에서 나오는 출력을 \'47의 입력으로 받아 처리된 출력을 7-Sgm 으로 출력을 내보낸다.
sec의 reset은 스위치를 통과한 1의 값이 1단위 chip과 10단위 chip의
|
|
메뉴펼치기
