|
1
2
3
4
5
6
7
8
9
10
①
②
③
①
④
④
①
②
③
③
11
12
13
14
15
16
17
18
19
20
③
②
③
②
④
③
④
②
③
②
21
22
23
24
25
26
27
28
29
30
④
④
①
④
④
④
①
③
①
③
31
32
33
34
35
36
37
38
39
40
②
④
④
①
④
②
②
④
②
②
41
42
43
44
45
46
47
48
49
50
④
②
②
③
|
|
|
디지털회로실험및설계 예비 보고서 #8
( Encoder, Decoder 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 인코더의 회로 구성과 동작을 실험한다.
② 디코더의 회로 구성과 동작을 실험한다.
2. 관련이론
인코더는 여러 개의 입력 중에
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
101] + 5 [0101] = 9[1001] => BCD 코드 [0 1001]
6) [4.3-1번] 15 [1111] + 5 [0101] = 20[1 0100] => BCD 코드 [1 1010]
=> 20이상이 출력되면 붉은 LED가 빛을 내어 오류가 있음을 알린다.
6) [4.3-1번] 15 [1111] + 4 [0100] = 19[1 1001] => BCD 코드 [1 1001]
7) 회로 뒷면
6. 결과
|
|
|
to-3 우선순위 인코더를 그림 5-9에 보여주었다.
다. 멀티플렉서
멀티플렉서(MUX : Multiplexer)는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기라고도 한다. 그림 5-10에 4-to-1 멀티플렉서 회로를 나
|
|
|
10진수 표시를 위한 대표적인 것이 BCD-to-7 Segment 디코더이다. 이것은 BCD로 나타내는 숫자신호를 7-Segment로 디코딩시킨 후 이를 해당 발광소자(LED)에 연결하여 10진수가 표시되도록 하는 장치이다. 7-Segment의 등가회로 및 표시방법을 그림 7-4에 나
|
|
|
1
2
3
4
5
6
7
W
8
9
10
11
12
13
14
15
b\' = ∑(5,6)+d(10,11,12,13,14,15)
I0
I1
I2
I3
I4
I5
I6
I7
W\'
0
1
2
3
4
5
6
7
W
8
9
10
11
12
13
14
15
c\' = ∑(2)+d(10,11,12,13,14,15)
I0
I1
I2
I3
I4
I5
I6
I7
W\'
0
1
2
3
4
5
6
7
W
8
9
10
11
12
13
14
15
d\' = ∑(1,4,7,9)+d(10,11,12,13,14,15)
I0
I1
I2
I3
I4
I5
I6
I
|
|
|
1 0
C
0 1 1 1
D
0 1 0
E
1 0
F
1 1
가장 많은 빈도수의 데이터는 적은 비트 상대적 적은 빈도수의 데이터들은 더 긴 비트를
서로 접두어가 겹치지 않도록 부가하여 압축하는 것.
원본데이터 : ACABFEAFDE
압축데이터 : 0001110001101110001101010
5. 조합논리회로
|
|
|
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
B. MUX 회로는 2레벨 AND-OR 구조이어서 단일 출력을 갖는 sum-of-products 형태의 조합논리회로 설계에 유용하게 사용될 수 있다. Dual MUX를 이용하여 전가산기를 구현하라.
- 1. 실험 목적
2. 사용기기 및
|
|
|
7개의 segment를 점등하기 위해서는 7개의 출력 bit이 필요하다.
5. 결론
디지털 회로의 출력은 2진수이고 7-segment LED는 10진수 표현 방식을 따르기 때문에 이를 설계한 7-segment/Decoder의 진리표와 같은 동작을 만들기 위해서 디코더가 사용된다. 설계
|
|
메뉴펼치기
