|
13:12] : 4 to 1 MUX의 SELECTOR
DIP_D[11:0] : 4 to 1 MUX의 입력값
SEG_DATA : 7-SEGMENT에 출력값을 인가
SEG_COM : 한 SET의 신호를 8개의 7-SEGMENT 중 출력될 7-SEGMENT에 할당
module part5(DIP_D,SEG_DATA,SEG_COM,CLK,RESETn); 설계목표 1-3
회로도 및 알고리즘 1-2
verilog
|
- 페이지 28페이지
- 가격 3,000원
- 등록일 2010.03.12
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계
6 / 3 ~ 6 / 9
Test 및 보완
6 / 10 ~ 6 / 14
최종 발표
3. 역할 분담
내 용
역 할
회
의
아이디어 회의
O
O
O
이론조사
O
O
보
고
서
제안서 작성
O
O
O
최초 발표 준비
O
최종 발표 준비
O
설
계
회로 작성
O
O
부품 조사 및 구입
O
O
제작
O
O
O
Test 및 보완
O
|
- 페이지 8페이지
- 가격 4,200원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1
1
1
1
1
1
1
1
8
1
0
0
1
1
1
1
0
0
1
1
9
0
1
0
1
0
0
0
1
1
0
1
1
1
0
1
0
0
1
1
0
0
1
0
0
1
1
0
1
0
0
0
1
1
1
0
1
1
1
0
0
1
0
1
1
0
1
1
1
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
5. QuartusⅡ Simulation
(1) LOGIC
(2) Simulation
6. 회로도 및 ARTWORK
(1) 회로도
(2) Artwork
7. 동작설명
BCD TO 7-SEGMENT DECO
|
- 페이지 12페이지
- 가격 2,300원
- 등록일 2012.03.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1 1
5
0 1 0 1
1 0 1 1 0 1 1
6
0 1 1 0
0 0 1 1 1 1 1
7
0 1 1 1
1 1 1 0 0 0 0
8
1 0 0 0
1 1 1 1 1 1 1
9
1 0 0 1
1 1 1 0 0 1 1
△ FND a, d에 대한 입력조건
FND a FND d
△ a와 d세그먼트에 대해서 입력조건
,
다른 세그먼트에 대해서도 같이 구할 수가 있다
3. 실험내용
(1) 회로를
|
- 페이지 7페이지
- 가격 2,500원
- 등록일 2004.07.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
2진 변환 인코더 회로
(5) 회로를 결선하고 입력 A, B에 따른 출력 D와 D를 입력으로 하는 출력 A, B를 측정하라.
A
B
D0
D1
D2
D3
A
B
0
0
0
1
1
0
1
1
그림 7-9 디코더와 인
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2007.01.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
7=128개를 나타낸 것이다.
2) Encoder(부호기)
최대 2N개의 입력단자에 대응하여 신호가 N개의 출력단자로 나가는 조합회로
그림 8.1. 4 to 2 line encoder와 진리표
3) Decoder(복호기)
N개의 입력단자를 통해 들어온 이산신호를 최대 2N개의 출력단자 중 하
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1QN2
1
Q1QN2
2
QN1Q2
(c) 10진 디코드를 갖는 BCD 카운터 - 단일펄스
그림 12-6. 10진 카운터와 10진 디코더
IC 7490은 NBCD 10진 카운터이다. 출력은 QA, QB, QC, QD를 갖는다. IC 7442는 NBCD코드를 10진수로 변환하는 디코드이다.
그림 12-6은 그러한 회로를 구성한
|
- 페이지 132페이지
- 가격 3,000원
- 등록일 2010.04.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로와 일치하는 결과를 얻을 수 있었다.
[예비실험 3.1] 디지털 랩 유닛의 스위치를 사용하여 a 를 출력하기 위한 디코더 회로를 설계하시오.
회로를 설계하고 시뮬레이션 해보면 다음과 같다.
BCD to 7 segment 진리표에서 active low 방식 중에서 a
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2011.11.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1) BCD to 7 - Segment 디코더에 대해 설명하라.
- 입력받은 BCD코드 즉 10진수의 4개의 입력을 세그먼트의 선분을 선택하는 논리함수에 대하여 입력된 코드의 선분을 선택, 출력하는 조합회로이다.
10진수
BCD코드 입력
각 선분 LED출력
A
B
C
D
a
b
c
d
e
f
g
|
- 페이지 8페이지
- 가격 6,300원
- 등록일 2015.11.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1
1
0
0
1
1
5
0
1
0
1
1
0
1
1
0
1
1
6
0
1
1
0
X
0
1
1
1
1
1
7
0
1
1
1
1
1
1
0
0
X
1
8
1
0
0
0
1
1
1
1
1
1
1
9
1
0
0
1
1
1
1
X
0
1
1
10
1
0
1
0
X
X
X
X
X
X
X
11
1
0
1
1
X
X
X
X
X
X
X
12
1
1
0
0
X
X
X
X
X
X
X
13
1
1
0
1
X
X
X
X
X
X
X
14
1
1
1
0
X
X
X
X
X
X
X
15
1
1
1
1
X
X
X
X
X
X
X
- BCD to 7세그먼트
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|