|
감산기와 전감산기를 이해한다.
1) 논리회로 설계
▶ A1, B1, A0, B0의 input과 BR1, D1, D0, BR0의 output GATE와 NOT, AND, OR, XOR게이트를 이용하여 논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
|
|
|
감산기
반감산기는 2진수 1자리의 두 개 비트를 빼서 그 차를 산출하는 회로이다.
입력변수 x,y의 차를 D, 빌려오는 수를 B라고 하면 아래와 같은 진리표를 작성할 수 있다.
회로는 다음과 같다.
반감산기 논리회로는 반가산기와 비교해보면 NOT
|
|
|
데 2개의 Digit가 요구되므로 2개의 출력이 필요하다. 1. 설계 이론
- 반가산기 & 전가산기 & 전감산기 & 4Bit 가감산기
2. 설계 과정
① 스펙작성
② 수식화
③ 기술매핑
④ 검증
-결과파형
3. 설계 결론 ( 결과 분석 및 논의)
|
|
|
감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감산기
두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현
이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다
뺄셈을 실현하는 논리회
|
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
|
|
회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1, 15는 접지에 연결)
5
(3) <그림 9.4>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1, 15는 접지에 연결)
(4) <그림 9.5>를 연결하고
|
|
|
회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1, 15는 접지에 연결)
5
(3) <그림 9.4>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1, 15는 접지에 연결)
(4) <그림 9.5>를 연결하고
|
|
|
------ 차
B -------+--+---------
| |
| |
| +---------
| ---------------- 빈수
+--- ----
<그림 10.4> 반 감산기 회로
⑵ 전 감산기(Full Subtractor)
: 빈수까지 뺄셈
① 진리표
B\'
B
C
차
빈 수
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
② 논리식
|
|
|
감산기
2.2.2 자료흐름 모델링
2.2.1 동작적 모델링
2.3 전감산기
2.3.1 동작적 모델링
2.4 <8-bit> substracter
3. 결과 검토 및 의견
수차례 반복으로 모델링 기법을 익히고 나니 하나의 논리회로를 구현하는
시간도 줄어들었고 동작기능을 보면 무
|
|
|
회로에서 반가산기의 기호를 반가산기 회로로 바꾸어 비교해보니 동일한 회로였습니다.
세 번째 실험은 실험 이론에는 나오지 않았던 반감산기 회로를 구성하고 진리표를 작성하였습니다. 반감산기의 회로는 반가산기의 회로와 비슷했는데
|
|
메뉴펼치기
