|
논리 회로에 대해 고장 진단을 할 때, 정상 상태의 입력 전압이 유효하지 않은 상태라면 무엇이 문제일 것 같은가?
TTL 논리회로에서 정상상태의 입력전압이 유효하지 않은 상태라면 TTL논리 레벨대로 5V이상으로 전압을 가했거나 아니면 무효
|
|
|
논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 컴퓨터 내
|
|
|
회로기호 , 진리표 및 부울대수식
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
자. 드모르간의 법칙
- 제1정리 : (A+B)\' = A\'*B\'
- 제2정리 : (A*B)\' = A\'+B\'
차. 부울대수
- 영국의 수학자 부울의 이름에서 유래된 대수로서 부울대수를 이용하여 간략화 된
논리
|
|
|
논리회로에서 다루었던 기본적인 디지털 논리 소자들을 사용하여 회로를 설계하고, 그 동작을 확인해 보았다. 딜레이 시간과 최소 동작 전압 등의 실험을 통해 비록 디지털 회로를 구현하는 것이지만 그 안에는 아날로그 적인 요소들이 내재
|
|
|
회로 시뮬레이션과 측정된 회로의 기생 값들에 근거해서, 타이밍 변수들이 놀리 모델에 할당되기도 한다. 모든 논리회로들이 동시에 활성화되지는 않기 때문에, 논리사건(event)들은 대기행렬(queue)에 순차적으로 저장된다. 이것은 네트워크의
|
|
|
논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제 논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제
|
|
|
1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
실험 계산값, PSPICE값, 측정값 datasheet 1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
|
|
|
1. 목적
조합논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소
|
|
|
실험 2. 논리회로의 간략화 결과 레포트
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(c) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(d) NO
|
|
|
이용하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK
|
|
메뉴펼치기
