|
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
- 페이지 6페이지
- 가격 6,300원
- 등록일 2015.07.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
표 ≫ ≪ 표 ≫ 10장 예비 레포트.hwp…………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp……………………………………………2p
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2015.07.14
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
4∼A1과 B4∼B1을 클릭하여 각각 A와 B에 0∼9 값을 입력하면서 출력 K5와 Z4∼Z1에 BCD 수로 결과가 출력되는지 확인하라.
그림 8에는 가산기 기능을 수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-B
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2008.12.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
bit ALU
1-4) Booth’s Algorithm
(2) 동기
(3) 목적
(4) 연구 접근 방법
4-1) 1-bit Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 1-bit ALU & MSB ALU
4-5) 1-bit ALU & MSB ALU
2장 – 관련연구
3장 – Design
(1) 설계 단계
1-1) 32-
|
- 페이지 30페이지
- 가격 3,000원
- 등록일 2009.05.10
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
.
논리적 함수관계를 나타내는 법
◎ 논리회로도로 나태내는 방식
◎ 부울대수에 의한 수학적 기호로 나타낸 표현 방식
◎ 진리표로 나타내는 방식 1.개요
2. 논리회로와 단순화
3. K – MAP 과 진리표
4. 가산기 ( Adder )
|
- 페이지 35페이지
- 가격 3,000원
- 등록일 2012.11.01
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|