|
lookahead carry logic이 단순하지는 않다. bit가 커질수록 carry를 표현하는 식이 복잡해진다. 그리고 carry를 계산하는데 복잡해지면서 거기서 delay가 생길 수 있다. 하지만 이는 '4bit CLA'를 module로 사용하게 되면 해결이 되기는 한다. 1. 개요
2. 디
|
|
|
Carry Adder), CLA (Carry Lookahead Adder), CSA (Carry Select Adder) 를 살펴본 결과, RCA는 회로설계가 간단하고 늘려나가기 쉽지만 초기 interval이 긴 것, 각 단계로 넘어갈 때 지연시간이 긴 것이 단점입니다. CLA는 RCA의 단점을 보완하기 위해 만들어졌지만, 4bi
|
|
|
설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39 1. 제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현을 해준다.
5.
|
|
|
회로인데, 간략히 풀어 설명하자면 full adder회로의 가산방식을 이용하여 2 digit adder를 설계한 것 이라 할 수 있다. 이 회로를 바탕으로 한 시뮬레이션과 쿼터스툴을 이용한 DE2보드 결과, 그리고 오실로스코프의 출력결과를 비교해보니 2digit의
|
|
|
회로가 되었다.
이 설계를 끝내고 나니 논리회로에 대해 호감도가 굉장히 올라갔다. 무엇보다 IC 칩을 이용하여 4비트 Full Adder를 이용하여 가산이 된다는 점과 그 가산 합을 이용하여 BCD 코드로 또다시 나타내어 보기에도 쉽게 결과 값을 알 수
|
|
메뉴펼치기
