|
하지만 특별히 계산해야 될 값이나 복잡한 식은 없기 때문에 설계한 대로 회로만 잘 구현한다면 예측한 대로 실험이 잘 이루어질 것으로 기대된다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
|
|
|
가/감산기를 배웠다. 앞장에서 배웠던 가산기, 감산기를 합친 IC이다.
가산기이냐 감산기이냐의 기준은 제어입력신호를 무엇으로 주는가에 따라 IC의 기능이 달라졌다. ｢실험 9｣비교기 회로
｢실험 8 간단한 논리 회로 실험
|
|
|
예로 들 수 있다.
공사장의 콘크리트 내부에 결함 확인 등
고체 내부의 빈 공간등을 찾아내는데 사용한다.
4) 초음파센서를 이용한 물체 검출회로가 산업현장에 적용된 예를 드시오. 1. 실험목적
2. 관련 이론
3. 설계 내용
4. 연구과제
|
|
|
회로를 통해 BCD 수의 무효 코드를 알아내고 논리 회로를 통해 카라노 맵을 그려 간소화 시키는 실험이다. 실험 그림에서는 OR 와 NAND 회로를 사용하였지만 실제 실험에서는 OR 논리 게이트 대신에 NAND 논리 게이트로만 이루어진 회로를 설계해
|
|
|
실험 6의 내부연결과 파형패턴을 근거로 할 때 이 10 진 카운터 IC는 어떤 유형인가: SW출력, 1242, 또는 NBCD?
6. 실험 7의 파형패턴에 관하여 문제 5를 반복하시오.
7. 4bit-Synchronous counter를 설계하여 회로도와 파형으로 나타내시오. (simulation)
6. 필요
|
|
|
논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요하도록 반전되어 있다.
5. 그림 8-5의 회로는 단지 2개의 게이트만으로 설계 요구를 만족시키고 있지
|
|
|
실험사진
입력
(2진수)
출력
(BCD)
실험사진
DCBA
A\'
DCBA
DCBA
A\'
DCBA
0000
0
0000
죄송합니다. 실수로 DCBA입력0000사진을 찍는걸 깜박하여 사진첨부를 하지 못하게 실험11
가산기와 크기 비교기
실험 목표
사용 부품
이론 요약
예제: 4비트 2진/BC
|
|
|
Ⅱ. 관련 연구
Ⅲ. CBR HDTV TS 패킷 전송을 위한 새로운 메카니즘의 제안
Ⅳ. 전송단 및 수신단의 하드웨어 구현
Ⅴ. VHDL을 이용한 회로 설계 및 검증
Ⅵ. FPGA를 통한 기능 검증
Ⅶ. 결론
|
|
|
실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식
|
|
|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
|
메뉴펼치기
