|
Encoder.avi)
5. Etc
Chapter 1에서의 BCD 덧셈에 대해서는 알고 있었지만 막상 회로를 그려서 BCD 덧셈에 대해서 나타내려 하니 어려웠습니다. 회로도에서도 마치 C언의 if 문과 같은 역할을 하는 논리 게이트를 구연해보니 신기하였습니다.
우선순위 E
|
|
|
Decoder
HEX2DEC
ACC(Accumulator)
ALU(Arithmetic Logical Unit)
CONTROL BLOCK < 프로젝트명 - 4bit microprocessor >
- 4bit의 기능블럭 밎 각각의 기능
- 4bit의 내부블럭도
- ALU와 ACC의 블럭도 및 설계도
- 4Bit up의 Top-Level 회로도
|
|
|
회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음 회로도를 구성하고, 표를 완성하시오.
실험2 회로도
실험2 시뮬레이션
실험3) 다음 회로도를 구성하고, 표를 완성
|
|
|
회로 뒷면
6. 결과 및 고찰
마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
|
|
|
논리 게이트 OR, AND, NOT, NAND, NOR, EX-OR··.)
- 디지털 IC의 종류와 특징 (TTL & C-MOS)
3. 사용기기 및 부품
- SMPS, 펑션제너레이터, 74LS90, 74LS47, 7 Segment, 저항(330)
4. 도면
10
5
▽
5V
16
8
GND
5. 실험 및 실험결과
가. 회로 제작 과정 모습
나. 회로를 완성한
|
|
|
하는 듯 하지만 육안으로는 500hz를 인식 할 수 없기에 동시에 발광하는 것처럼 표시가 되었다. 촬영에 사용된 카메라도 기본 노출 시간이 1/500sec보다 느려서 모두 불이 들어와 있는 것처럼 촬영되었다. 1. 실험 내용
2. 실험 결과
|
|
|
실험의 가장 큰 특징이었다. std_logic_vector구문으로 여러비트 신호를 선언 할 수 있는데 0 to 3이나 3 downto 0의 두가지 방법으로 4비트를 지정 해 줄 수 있었다. downto를 일반적으로 더 자주 사용한다는 조교님의 설명에 따라 3 downto 0를 이용해 신호
|
|
|
실험에서는 en의 값을 무시하고 했기 때문에 en변화에 따른 valid값은 볼 수 없었지만, 입력신호만으로도 유효한 신호를 잡는 valid의 역할을 볼 수 있었습니다.
실험 고찰
2. Decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현한 후 ModelSim
|
|
|
실험은 대부분 만족스러웠지만 브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고
|
|
|
설계를 하는 것과, FPGA 킷을 이용하지 않고 testbench를 이용해서 동작 특성을 보이는 것을 설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서
|
|
메뉴펼치기
