• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 1,739건

실험결과  1) 실험 1 : Bridge 회로        ≪ 그 림 ≫   ≪ 그 래 프 ≫ ≪ 그 래 프 ≫  실험결과분석 : Bridge 다이오드 회로는 위와 같이 설계하였다. 오실로스코프를 사용하여 저항의 출력파형을 출력하였고 오른쪽 그래
  • 페이지 4페이지
  • 가격 1,200원
  • 등록일 2013.07.23
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
회로에서의 전체 전압의 흐름을 해석한다면 V_CC-I_B R_B-V_BE-I_E R_B=0 으로 볼 수 있고 I_E=βI_B 라는 식을 이용하여 전류를 쉽게 구할 수 있다. -컬렉터 귀환 회로 두번째 회로의 컬렉터 귀환 바이어스 회로를 앞선 실험 9의 고정 바이어스와 비
  • 페이지 7페이지
  • 가격 1,800원
  • 등록일 2023.04.19
  • 파일종류 워드(doc)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
설계하고 만들었다. 한 학기 동안의 정말 큰 발전인것 같다. 아무것도 모르고 시작해서 논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는
  • 페이지 28페이지
  • 가격 3,000원
  • 등록일 2010.12.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
논리적 사고력이 향상될 수 있다. 회로 설계나 프로그램 코딩 및 구동장치 모듈을 제작하고 구현하는 과정을 통해 하드웨어와 소프트웨어 지식에 대해 자연스러운 습득이 가능하며 창의적인 융합능력 및 논리적 사고력이 향상될 수 있다. 4.
  • 페이지 10페이지
  • 가격 3,700원
  • 등록일 2021.04.13
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험 2(d)에 대한 순환형 시프트 레지스터의 파형. 표 10-7E 쿼너리 링카운터(43210) Count Pulse LED1 LED2 LED3 LED4 LED5 0 L D D D D 1 2 3 4 5 6 7 Clock Q1 Q2 Q3 Q4 Q5 그림 10-6 실험 3의 쿼너리 카운터에 대한 파형. 표 10-8 트위스트된 링카운터 Count Pulse LED1 LED2 LED3 LE
  • 페이지 14페이지
  • 가격 2,000원
  • 등록일 2010.12.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
이득은 약 0.9664가 나왔습니다. 이 값들은 CC버퍼 증폭기의 전압이득인 2.5688보다 작은 값들로, CC버퍼 증폭기가 작동하여 소신호 이득이 증가하는 것을 확인할 수 있습니다. 1. 실험 목적 2. 설계 3. 이론 4. 실험 기기 및 부품 5. 예비 실험
  • 페이지 5페이지
  • 가격 1,500원
  • 등록일 2021.09.08
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
실험을 수행하면서 각 저항의 전압값 및 전류값을 측정에 문제가 발생하여, 납땜을 여러 번 반복하였지만 그 과정을 통해 회로의 구조와 그 검증을 위한 설계요소를 고려하는 방법을 깨닫게 되었다. 1. 실험 및 강의내용 1) 실험주제 2)
  • 페이지 17페이지
  • 가격 2,500원
  • 등록일 2015.01.27
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험은 가산기와 비교기를 사용 하여서 4비트 2진/Excess-3 코드 변환기를 설계하고 구현 및 테스트를 하며, 오버플로우 검출이 가능한 부호 있는 가산기를 설계하는 것이 주된 실험 목표였다. 처음에 2진/Excess-3 변환기의 회로도를 봤을 때 무엇
  • 페이지 7페이지
  • 가격 1,300원
  • 등록일 2012.05.25
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
저장할 위치 프로젝트 이름 최상위 모듈 이름 (프로젝트 이름과 같게 만든다.)  1. 실험 제목 : Verilog HDL을 이용한 가산기 설계 2. 실험 목적 3. 실험 내용 및 시뮬레이션 결과
  • 페이지 12페이지
  • 가격 6,300원
  • 등록일 2015.08.25
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적 2. 실험 준비물 3. 설계실습 계획서 * 래치와 플립플롭 이론
  • 페이지 6페이지
  • 가격 1,300원
  • 등록일 2008.11.25
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top