|
회로가 정상적으로 동작한다면 상태값이 110이나 111이 되는 경우는 없을 것이기 때문이다.
여기표로부터 플립플롭 입력에 대한 논리식을 구하는 과정은 그림 9(c)에 나타내었으며, 이 논리식을 이용해 설계한 회로도는 그림 9(d)에 나타내었다.
|
|
|
1×4 디멀티플렉서 회로를 나타낸 것이다. 데이터 입력선은 모든 AND 게이트에 연결되어 있다. 두 개의 데이터 선택선은 한 번에 한 게이트만 ENABLE 시켜 데이터 입력선으로 입력된 데이터를 출력한다.
그림 7.4 1×4 디멀티플렉서 논리 회로
|
|
|
고찰 >
실험 8. Output Stage 회로를 통하여 BJT와 다이오드를 이용해 Class-A Output Stage를 설계해보고, 입력파형에 따른 출력파형의 변화에 대하여 실험을 통하여 알아보았다.
Class-A Output Stage에서는 일정 전압 아래에서는 출력전압은 입력전압에
|
|
|
째 줄을 완성하라.
실험순서 3의 회로를 그림 7-4의 회로로 변경하고, 표 7-2의 마지막 줄을 완성하라
규칙 10을 보여주는 회로를 설계하라. 보고서의 표 7-3에 보인 것과 같이 펄스발생기는 입력 A를 대변하기 위해 사용되고 입력 B 쪽에는 스위치
|
|
|
이용하여 12.7의 회롤에 대한 테브닌의 등가회로를 실험적으로 결정 하여라.
⑦ ⑥에서 결정된 Rth와 ⑤에서 결정된 Rth값을 비교하여 %오차를 계산하여라.
2. 정압 T회로망의 설계
10 : 1의 전압 감쇄를 갖고 최대 전력을 전달하는 T회로망을 설계
|
|
|
벽에 있는 콘센트에 F형 플러스 규격으로 전압의 rms값 220, 주파수 60Hz, 진폭(최대값) 311.126이다.
그리고 우리 가정에 쓰이는 rms 전류 용량은 15A이다. 1. 설계목적
2. 설계결과
2-1. 단상 직렬회로 설계
2-2. 단상 교류회로 설계
3. 토론주제
|
|
|
설계 당시의 내용 차이다. 우리는 처음 회로를 설계할 당시 Pspice를 통해 회로를 꾸미고 이것의 그래프화 된 출력 결과를 토대로 예상 값을 작성하였다. 하지만 이론적인 회로에서 사용한 TL072 OPAMP 증폭기가 신호의 왜곡을 발생시켜 실제 실험
|
|
|
⑤ 인장강도 시험에 있어서의 주의사항 (KS F 2408)
4.실험결과
① 슬럼프와 공기량
②압축강도
③ 캡핑, 언본디드 , 인장강도
5.분석 및 고찰
① 슬럼프 실험
② 공기량 측정
③ 압축강도
④ 캡핑, 언본디드 , 인장강도
●배합설계
|
|
|
실험 2] 표 9.1의 순차 회로를 JK 플립플랍으로 설계하고자 한다.
활성화 표를 참조하여 입출력 식을 구하시오.
현 상태 Q(t)
입력
다음 상태 Q(t+1)
플립플랍 입력
A
B
x
A
B
JA
KA
JB
KB
0
0
0
0
0
0
X
0
X
0
0
1
0
1
0
X
1
X
0
1
0
0
1
0
X
X
0
0
1
1
1
0
1
X
X
1
1
0
0
1
0
X
0
0
|
|
|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
메뉴펼치기
