|
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하는
|
|
|
을 R 입력에 가하도록 하여 입력을 하나로 줄인 형태의 회로
■ S 단자와 R 단자에는 동시에 1 인 신호가 나타나지 않도록 한 것이다.
회로도
특성표
기호
E D
Q
0 ×
불변
↑ 0
0
↑ 1
1
[ 그림 ] 동기식 D 플리플롭
■ D 래치와 D 풀
|
|
|
플롭은 마치 0000부터 시작해서 0001, 0010, ... , 1001까지 세고 다시 0000으로 돌아가는 것으로 볼 수 있다.
그림 5. 비동기식 BCD 카운터
☞ 비동기식 회로의 불안정성
그림 5의 비동기식 BCD 카운터에서 Q3Q2Q1Q0=1001→1010→0000으로 변하는 시간이 매우
|
|
|
시켜야 하는데 이에 대표적인 예가 2진 코드화 10진수(BCD : Binary code decimal)이다. 즉, 10진수의 각 숫자를 2진수로 표현하는 것으로서, 대표적인 코드로 BCD 8421코드를 사용한다.
BCD 8421코드는 10진수의 0~9까지 사용하여 4bit 2진수로 구성된다. 즉,
|
|
|
1-Line Data Selector/Multiplexer with Tri-State Inverting Outputs
74354 8-Line-to-1-Line Data Selector/Multiplexer/Register with Tri-State Outputs
74356 8-Line-to-1-Line Data Selector/Multiplexer/Register with Tri-State Outputs
74398 Quad 2-Input Multiplexer with Storage
74399Quad 2-Input Multiplexe
|
|
메뉴펼치기
