|
실험 방법 및 시뮬레이션
[예비 실험 1] BCD to Excess-3 converter
3.7장의 BCD to Excess-3 converter 회로를 VHDL로 구성하여 출력하시오. 클록의 주기는 40ns로 하시오.
각 출력을 부울대수로 나타내면 다음과 같다.
아래와 같이 VHDL과 Simulation을 실행하였다.
|
|
|
= X\' · Y\' (드모르간의법칙)
(X·Y)\' = X\' + Y\' (드모르간의법칙)
X=X (대합성의법칙)
X·(X+Y)=X (흡수법칙)
X+X·Y=X (흡수법칙)
X+X\'·Y=X+Y (흡수법칙)
※ 논리회로
드모르간의 정리
- 부울의 대수 -
- 회로도 -
1.부정 논리곱(NAND)
2. 부정 논리합(NOR)
|
|
|
논리회로
진수변환
○
○
선택형
(선다형)
7
②
3
게이트회로
기본논리게이트
○
○
선택형
(선다형)
5
①
4
불대수
기본법칙
○
○
선택형
(선다형)
10
②
5
논리식
논리식의 간소화
○
○
선택형
(선다형)
8
①
6
플립플롭
SR플립플롭
○
○
선택형
|
|
|
실험 회로수정으로 인해 지금 이 작품을 설계했습니다. 제품은 스톱워치이며 우리가 일상생활에서 볼 수 있는 것입니다.
처음 저희 조에서 만들려고 했었던 것은 PIC를 이용한 디지털 시계였습니다. 하지만 어셈블리어에서 진전이 없어 조원
|
|
|
논리식을 작성한 후 불 대수의 정리를 이용하여 간소화하면 아래 식과 같다.
위와 같이 합 S에 대한 논리식을 정리하면 EOR gate 두 개를 사용하여 전 가산기의 합에 대한 논리회로를 구성할 수 있다.
자리 올림 수 Cn에 대한 논리식을 작성한 후
|
|
|
을 가진다. 7442는 BCD/10진 디코더 IC이다.
BCD/10진 디코더의 논리 회로 설계시 논리 회로는 10개의 출력을 가지므로 각각에 대해 하나의 부울 함수를 가지며, 이 부울 함수를 간소화시키기 위하여 10개의 카르노 맵이 필요하다. 그러나, 10개의 출
|
|
|
회로이다. 1. 기본 논리 회로의 정의
2. 기본 논리 회로의 종류및 각각의 정의
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) NAND 게이트
5) NOR 게이트
6) XOR 게이트
7) XNOR 게이트
3. 부울 대수 기본 개념
4. 부울 대수의 목적
5. 부
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
실험에서도 배운 것과 같이 10진수 0~9를 2진수로 표현한 수이다. 이번 실험은 논리 회로를 통해 BCD 수의 무효 코드를 알아내고 논리 회로를 통해 카라노 맵을 그려 간소화 시키는 실험이다. 실험 그림에서는 OR 와 NAND 회로를 사용하였지만 실제
|
|
|
실험 고찰
1. 회로 1에서, 변수 A와 B를 사용하여 U,V,W,X,Y,Z에 대한 부울 대수식으로 나타내어라
그리고, A,B,X,Y간의 드모르강관계를 나타내어라
2. 회로 2에서 7402 게이트의 입력인 변수 A,B와 X,Y간의 드모르강관계는 어떻게 되는가?
3. 회로 2에서
|
|
메뉴펼치기
