|
회로를 구성하고 동작을 확인하라.
>>타이밍도
■ Quiz 5.1
멀티플렉서를 사용한 회로와 디코더를 사용한 회로의 장단점을 간략하게 설명하라.
장 점
단 점
멀티플렉서를
사용한 회로
▶4변수의 논리함수를 구성 가능
▶병렬-직렬 데이터 변
|
|
|
실험회로3
1) 실험과정
2) 실험결과
이번 실험은 정리 6)의 동일법칙을 검증하기 위한 회로를 설계하고 확인하는 실험이었다. 같은 종류의 입력이 들어왔을 때 OR게이트를 통과하면 논리합의 연산을 수행한다. 1과1의 논리합은 1이고, 0과 0의 논
|
|
|
회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고, 출력이 0-9까지 10진수로 증가하도록 나타내어라.(단, MyCad의 ‘시그널 합치기...’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를
|
|
|
5 시리즈로 바꿔서 Synthesis & Implement를 수행해보니 시간은 보통의 과제보다 몇 배 이상 오래 걸렸으나, 오류 없이 정상적으로 수행되었다.
Modelsim simulator을 동작시켜 결과 파형을 통해 경우에 따른 ATM기의 동작(reset 값에 따른 동작여부, 비밀번
|
|
|
실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth tab
|
|
|
실험하였습니다. Exclusive-OR 게이트는 두 입력이 서로 같지 않을 때만 출력이 1이 되는 논리회로입니다. 이 실험도 그 전의 실험들과 실험방법은 유사하였습니다.
완전한 5V, 0V가 출력되지 않는 오차가 발생한 이유는 전원공급기에 5V를 입력할
|
|
|
55/ch4.htm
http://idec.kwangwoon.ac.kr/openlec/year99/july/070813_5/tsld125.htm 실험 결과
실험1.
실험분석
실험2
회로도
시뮬레이션
실험분석
실험3
회로도
시뮬레이션
결과 사진
결론
실험4
회로도
시뮬레이션
실험결과
실험 진리표
실험 3
|
|
|
5
정병태 외, 논리회로 및 컴퓨터구조실험, 홍진, 2002
전희종 외, 디지털시스템, 문운당, 2007
진경시 외, 디지털 공학, 기전연구사, 2000
손동욱, 정보통신의 이해, 생능, 2006
윤종호, TCP/IP 및 윈도우 네트워킹 프로토콜, 교학사, 1999
e비즈니스시대
|
|
|
떼어 SWG에 연결한다음 CRO로 X와 Y의 위치에서 그 파형을 관찰하고 그 린다.
1. 다음 그림들의 실험으로 각 표를 완성시켜라.
2. A스위치를 떼어 SWG에 연결한 다음 CRO로 출력 파형을 관찰하고 그린다.
1)
2)
3)
4)
5)
6)
7)
8) 1.실험목적
2.이론
|
|
|
50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.
|
|
메뉴펼치기
