|
논리 0이 되는지 확인하여라.
2) 로직 펄서(싱글 펄서) 2를 인가하여 표 17-4을 완성하여라.
그림 17-4 존슨 카운터 실험회로
표 17-4 존슨 카운터 출력상태
CP인가 수
Q4
Q3
Q2
Q1
CLR
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
1
1
4
1
1
1
1
5
1
1
1
0
6
1
1
0
0
7
1
0
0
0
8
0
0
0
0
9
|
|
|
5. 실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표3과 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림
|
|
|
5] 회로를 구성하여 <표2-5>의 입력전압을 인가한 후 출력전압을 측정하여 기록하시오.
<그림2-5>
입 력
출 력
A
B
Z
0
0
0
0
5
0
5
0
5
5
5
5
<표2-5>
(2) [그림 2-5] 회로의 논리식을 쓰고 이 회로의 실험결과가 부울대수의 어떤 정 리에 해당되
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
회로도 이다. 74150은 16×1 MUX이고, 74157은 2개의 4비트 입력 중 한쪽을 택하여 출력으로 내보낼 수 있는 Multiplexer이다.
3. 실험내용
(1) 그림과 같이 회로를 구성하고 주어진 조합대로 입력스위치를 설정하고 합(적색)과 캐리(녹색) 출력조건을 기
|
|
|
실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과
|
|
|
논리회로는 NAND 게이트 또는 NOR 게이트만으로 구현할 수 있다. 이 때문에 NAND 게이트와 NOR 게이트를 범용 게이트(universal gate)라고 한다.
참고문헌
김은태, 논리회로 모의실험을 위한 시각적 표현에 관한 연구, 광운대학교, 1995
김수광, 보안 API
|
|
|
력전압에 대한 출력전압의 변화를 그래프로 그리고 LOW 레벨 노이즈마진과 HIGH 레벨 노이즈마진을 구하라.
⑥ 그림7-8과 같이 논리 회로를 구성하고 Y와 Y'에 흘러가는 전류를 구하시오.(저항은 100㏀)
그림7-8. 논리회로
5.예비 보고 사항
실험번
|
|
|
논리 게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
3) 전가산기(Full-Adder,FA)
4) 디코더(Decoder)
5) 멀티플렉서(Multiplexer,MUX)
6) 디멀티플렉서(Demultiplexer)
4. 순서 논리회로
1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플
|
|
|
실험이었습니다.
실험 5는 RAM 논리소자를 사용하여, RAM의 READ/WRITE 기능을 확인해 보는 실험이었습니다. WRITE 입력에 0을 주면, 해당 주소에 데이터를 입력할 수 있고(WRITE MODE), WRITE 입력이 1이면, 해당 주소에 저장된 데이터를 불러올 수 있는 것
|
|
메뉴펼치기
