|
실험하였을 때는 오차가 거의 없었는데 최소로 하고 실험을 했을 때는 오차가 많이 생겼다.
- 예상 원인: 가변저항의 오차, β값의 변화, 멀티미터의 오차 등
2. 그림 3.1에서 그림 3.5까지의 회로 중에서 (a) npn, (b) pnp 형 트랜지스터의 forward bias
|
|
|
실험. 비안정 멀티바이브레이터(구형파 발생기)
1.Orcad 결과
<비안정 멀티바이브레이터 회로의 발진 파형들>
-회로-
-파형-
(입력 전압)
(출력 전압)
2.오실로스코프 파형
(Ch 1 : "-"입력 전압 , Ch 2 : "+"입력 전압)
(Ch 1 : 출력 전압)
3. 고찰
이번
|
|
|
실험은 윈-브리지 발진기에 대한 실험이었다.
매번 실험 때마다 함수 발생기를 사용해서 발진 파형을 사용했는데 발진 파형을 회로를 구성해서 생성 해내는 실험이었다.
이론 값 , 실험 값 , 시뮬레이션 값이 틀렸지만 실험에는 언제나 오차가
|
|
|
실험에서 주어진 리플율이 10%이므로 종합하여 정리해보면 C1=10uF 일 때 이를 만족하므로 리플율이 10%가 되게 하는 C1의 값은 10uF 이다.
실험2
(2-1)
회로도
시뮬레이션결과
R1에 걸리는 전압의 그래프
실험2는 Limiting 회로로 정현파가 양의 값일 때
|
|
|
실험
<이론값 PS-pice실험 회로도>
- 이론값 PS-pice실험은 PARAMETERS를 이용하여 책의 방법을 참고하면서 회로를 구성하였다. PARAMETERS를 이용하면 그래프에 각기 다른 3개의 커패시터의 전압곡선을 같이 볼 수 있어 효율적 이었다.
<0~ 100us까
|
|
|
실험하기 위한 회로를 그림 18.8에 나타냈다. 그림에서 트랜지스터 Q3와 Q4는 저항기 RB와 함께 정전류 전원을 형성한다. 이 회로에서 RB = 33 KΩ, RC1= RC2 = 20KΩ, VCC=-VEE=15V 이고 트랜지스터의 β=150이다. 증폭기의 바이어스 전류 IEE를 구하라.(단,
|
|
|
실험이다. 각 베이스 전류에 대해 VCE를 변화시키며 IC를 관찰한다. 회로 연결은 옆과 같다. 베타 측정 실험 회로에서 컬렉터에 연결된 저항들을 제외한 것과 동일한 회로이다.
1. CH1 DC 1.5V, CH2 DC 0V인 상태에서 5kΩ 가변저항을 조절하여 베이스
|
|
|
실험방법
<실험 부품 및 장비>
DC Power Source, Multimeter, 1kΩ 저항, 10kΩ 저항, 0.1uF 커패시터, HEF4007UB
<실험 과정 - Vt 측정>
1. HEF4007UBP를 이용하여 옆의 회로를 꾸민다.
2. VDD를 10V로 고정시킨 후 VGG를 조절하여 VGS를 0V부터 5V까지 0.4V씩 증가
|
|
|
실험에서 측정된 RN의 값은 538.1Ω이다. 역시 이론값과 측정값이 근접함을 알 수 있다.
본래의 회로망을 노튼 등가회로로 대체했을 때 부하를 통하여 흐르는 전류 IL은 다음과 같은 식을 통해 구할 수 있다.
IL = IN × (RN / (RN + RL))
따라서 위 회로
|
|
|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
메뉴펼치기
