jisikworld

  • 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식
고급 검색 X
고급 검색 열기

아래를 기준으로 검색

아래를 기준으로 정렬

  • 자료등록일 |
  • 정렬 기준 |

전문지식 915건

[디지털시스템(Verilog)] 32×32 Binary Multiplier 결과보고서
결과는 앞 페이지에 나타내었다. 63×77 = 4851, 77×(-63) = -4851, (-63)×(-77) = 4851, 63×0 = 0 모두 정확한 연산이다. 설계된 signed multiplier가 부호가 있는 곱셈 연산을 정확히 수행하고 있음을 알 수 있다. ① 32×32 Unsigned Binary Multiplier의 시뮬레이션 결
디지털시스템 32×32 Binary Multiplier, Verilog 멀티플라이어, [디지털시스템(Verilog)] 32×32 Binary Multiplier 결과보고서,
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog)] 32×32 Binary Multiplier 예비보고서
결과는 위와 같다. 63×77 = 4851, 77×(-63) = -4851, (-63)×(-77) = 4851, 63×0 = 0 네 종류의 연산 모두 정확하게 수행되고 있음을 알 수 있다. ① Multiplier ② Multiplier 모듈의 gate level 설계에 대한 고찰 ③ 32×32 Unsigned Binary Multiplier 설계 ④ 32×32 Signed Bin
디지털시스템 32×32 Binary Multiplier, Verilog Multiplier, [디지털시스템(Verilog)] 32×32 Binary Multiplier 예비보고서,
  • 페이지 2페이지
  • 가격 1,200원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템] Verilog 기본 실습(32-bit full adder) 결과보고서
10469이다. 두 번째 연산 은 캐리값이 1이므로, 734+9734+1=10469로 두 번째 연산 또한 정확함을 확인할 수 있다. 실험 ① 1-bit full adder 구현 ◈방법 1. 직접 설계(게이트레벨 설계) ◈방법 2. half adder를 이용한 설계 실험 ② 32-bit full adder 구현
디지털시스템 32-bit full adder, Verilog ModelSim, [디지털시스템] Verilog 기본 실습(32-bit full adder) 결과보고서,
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog)] General purpose Register 결과보고서
결과값을 D flip-flop으로 통과시켜 결과값 Q와 Q\'를 얻는다. 하나의 register는 32bit이므로, 32개의 D flip-flop이 필요하다. 위의 register를 16번 부르면 sequential logic이 완성된다. 다음은 두 번째 combinational logic이다. 이는 32bit 16to1 MUX만으로 간단하게 설
디지털시스템 General purpose Register, Verilog Register, [디지털시스템(Verilog)] General purpose Register 결과보고서,
  • 페이지 6페이지
  • 가격 2,000원
  • 등록일 2011.10.04
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템] 32-bit Adder-Substracter 결과보고서
32-bit 2's Complement Unit의 시뮬레이션 결과 ② 32-bit Subtracter의 시뮬레이션 결과 ③ 32-bit Adder-Subtracter의 시뮬레이션 결과 ④ 32-bit Carry Select Adder의 시뮬레이션 결과 ① 32-bit 2's Complement Unit의 설계 ② 32-bit Subtracter의 설계 ③ 32-bit Adder-Subtracter
디지털시스템 서브트랙터, 애더 Adder, [디지털시스템] 32-bit Adder-Substracter 결과보고서,
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog)] Memory Controller 결과보고서
대한 rdy_x와 read에 대한 rdy_x를 AND게이트로 연결하면, 최종 output rdy_x가 출력된다. 시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다. ① Memory Controller의 시뮬레이션 결과 ① Memory Controller의 설계
디지털시스템 Memory Controller, Verilog 메모리 컨트롤러, [디지털시스템(Verilog)] Memory Controller 결과보고서,
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog)] Execution Combination Top 결과보고서
오류를 해결할 수 없었다. 실험 시간에 다루었던 범위의 내용과 실력으로는 수정하기 어려운 내용이리라는 것을 추측하는 것만이 가능할 뿐, 수정이 불가능했다. ① Execution Combination Top의 시뮬레이션 결과 ① Execution Combination Top의 구현
디지털시스템 Execution Combination Top, PICO Processor ECT, [디지털시스템(Verilog)] Execution Combination Top 결과보고서,
  • 페이지 4페이지
  • 가격 1,700원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog) Memory Top & Writeback 결과보고서
결과는 첫 페이지에 나타내었다. 한 가지 의문점은, 시뮬레이션 포트 리스트중 insert breakpoint를 설정해야 하는 debug_sig_stop 포트가 없었다는 점이다. 때문에 비슷한 항목인 em_sig_stop에 insert breakpoint를 설정한 다음 시뮬레이션을 진행하였는데,
디지털시스템 Memory Top, Verilog Writeback, [디지털시스템(Verilog) Memory Top & Writeback 결과보고서,
  • 페이지 3페이지
  • 가격 2,000원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[디지털시스템(Verilog)] 32-bit Adder-Substracter 예비보고서
결과를 출력하게 된다. 연산의 속도가 빠르다는 장점이 있다. 코딩 소스는 지면관계상 생략한다. ① 2′s complement unit의 원리 ② 32-bit 2′s complement unit의 실제 코딩 ③ subtracter의 원리 ④ 32-bit subtracter의 실제 코딩 ⑤ adder-subtracter의 원
디지털시스템 32-bit Adder-Substracter, Verilog Adder, [디지털시스템(Verilog)] 32-bit Adder-Substracter 예비보고서,
  • 페이지 2페이지
  • 가격 1,200원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[정보사회] 정보격차
시스템 등을 활용하여 재택 정보화 교육체계를 구축 3. 정보화 취약계층에 유용한 정보제공 확대 □ 농어업 분야의 컨텐츠 제공 확대 o 2000.4월부터 농림수산정보망을 농수산 종합정보센터로 발전 o 매년 1～2종의 농수산관련 소프트웨어 개발
정보격차, 정보화, 소외계층, 정보격차 정보화, [정보사회] 정보격차,
  • 페이지 11페이지
  • 가격 2,300원
  • 등록일 2006.04.25
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
top