|
mealy;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = \'1\' then
s_input <= \'0\';
elsif rising_edge(m_clk) then
s_input <= m_inp
|
|
|
지정된 VT+와 VT-에서만 state를 변화시킨다. ; VT+와 VT-사이에서의 입력 신호는 locked out이다.
.SChmitt-trigger gate는 아날로그 input waveform을 square 디지털 output waveform으 로 전환한다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
디지털 시스템의 장점
① 편리성: 데이터가 숫자로 입 · 출력
② 융통성: 실행순서의 조정이 가능
③ 단순성: 시스템 설계가 단순
④ 안정성: 0과 1로 유지되므로 높은 안정성
⑤ 견고성: 잡음 등에 강함
⑥ 정확성: 논리적인 처리로 정확
|
|
|
회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용
|
|
|
회로는 어떤 회로인지 동작을 설명하여라.
▷ 실험 결과 2진코드를 입력받아 3초과 코드로 변환하는 회로임을 알 수 있습니다.
EX) 0000(0) -> 0011(3), 0101(5) -> 1000(8)
회로
결과
시뮬레이션 논리회로 실습 보고서 - 코드 변환기
[1] 7486 IC 핀
|
|
|
회로
결과 논리회로 실습보고서 - 불 대수와 드모르간의 정리
[1] 7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[2] 7402 IC 핀 배치도를 참조하여 4개의
|
|
|
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT =
|
|
|
회로
결과 논리회로 실습 보고서 - 비동기식 카운터
[1] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기식 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[2] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기식 회
|
|
|
논리식을 나타내고, X와 Y의 두 회로가 서로 같음을 증명하여라.
X, Y의 논리식이 동일하므로 서로 같은 회로임. 제목 : 부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측
|
|
|
출력 값, 즉 부울함수로 표현된 출력함수. 입력방정식 즉 조합논리회로의 출력은 외부입력과 플립플롭의 현재상태에 의해 결정되어 지는 값이다. 결국 입력 방정식을 구하기 위해서는 현재상태에서 다음상태로의 변화를 야기하는 입력 조건
|
|
메뉴펼치기
