|
결과를 토대로 분석해보면 펠톤수차는 적절한 RPM에서 최대의 효율을 내는 것을 알 수 있다. 이것은 자동차 엔진과 비슷하다 자동차 역시 특정한 영역대의 RPM에서 최대의 효율을 낸다. 이번 실험에 사용한 펠톤수차의 최대효율 회전수는 약 110
|
|
|
실험기기 및 부품
(1) 다이오드 1N4001 (또는 1N5625), 1N4739A, LED
(2) 저항
(3) 오실로스코프
4. 예비실험
실험 1
(1) PSpice의 다이오드 회로를 <그림 1. 4>와 같이 설정하고 전압 소오스는 0-15V로 변화시키고 다이오드의 전류와 전압을 각 노드(node)에
|
|
|
실험에서는 에 따른 를 확인하였습니다. 실험 결과로는 가 증가됨에 따라 의 값도 조금씩 증가하는 것으로 이론과 유사한 결과를 확인할 수 있었습니다. 또한 순방향에서의 Early 전압인 VAF를 식 을 이용하여 구할 수 있었습니다.
세 번째 실험
|
|
|
없음
|
|
|
실험 7 실험 IC : 555 타이머 실험
◎ 결과 보고서
1. 2)-1 이론치 : *VCC(5) = 3.3V ,, 실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T=0.695(R+2R)C ,, T=0.93mHz ,, 실험치 : 0.925mHz
1. 2)-4 이론치 : D===75% ,,
|
|
|
후반부인 디지털 회로의 가장 기초가 되는 실험이었다. 어려운 실습은 아니었지만 그래도 실제로 논리회로를 구현해 봄으로써 앞으로의 실험들을 접근하는 데에 많은 도움을 준 실습이 된 것 같다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
가변저항양단의 걸리는 전압의 합을 나타내는 값과 비교해 보면 약간의 차이가 남을 확인 할 수 있었다. 예를 들어 자세히 설명하면 실험 1에서 채널 1의 파형은 인가전압의 파형이므로 언제나 같음을 알 수 있다. 또한 채널 2에서는 이 회로가
|
|
|
회로에서 교차 일그러짐은 어떻게 제거될 수 있는가?
(a) 두 트랜지스터의 베이스-이미터 접합을 순방향 바이어스해주는 보상다이오드를 붙여 줌으로써
(b) 직류공급전압을 증가시킴으로써
(c) 위의 둘 모두를 해줌으로써
⇒ 이와 같은 Crossover
|
|
|
전압은 IC의 전류가 0A 이기에 이를 대입하여 수식을 재정리하면 VCC=VCE가 된다. 이를 보면 VCC의 전압이 차단상태일 경우에는 컬렉터-이미터전압에 다 걸리는 것을 알 수 있다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및
|
|
메뉴펼치기
