|
결과에서 약간 벗어난 측정 결과를 얻은 것 같다.
2.3 소스 접지 증폭기
2.3.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.3.2 실험 방법
1) 실험 회로 9-3의 회로를 구성하라.
2) 동작점 를 측정하라.
3) 입력에 크기가 10mV, 주파수가 1kHz인 사인파를
|
|
|
결과와 비교하라.
10. 단계 5의 결과와 단계 8의 결과를 비교하라.
출처
전자회로 11판, Robert L. Boylestad, Louis Nashelsky 지음, PEARSON
http://terms.naver.com/entry.nhn?docId=595958&mobile&categoryId=339
http://asic.postech.ac.kr/3.Class/1.Classes/05_332/exp10.pdf 제목
실험 목
|
|
|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
실험 조건
① 입력 전압은 +-10V로 한다.
② 펑션 제너레이터로 10K Hz의 신호를 입력한다.
③ 반전 증폭기로 -1, -2 배의 출력값을 나타낸다.
④ 비반전 증폭기로 2, 3 배의 출력값을 나타낸다.
<파워 서플라이>
<OP AMP 회로>
3. 실험 결과
|
|
|
실험에서는 두 개 이상의 입력 전압을 가지고 Op-Amp가 전의 실험에서와 동일하게 동작할 수 있음을 볼 수 있었다. 의 관계를 확인할 수 있었고, 실험 결과 오차율은 저항자체의 오차율 범위 내에서 나타나 실험을 적절히 수행했다고 볼 수 있다
|
|
|
실험 결과 오차는 거의 발생하지 않았으며, 오차 원인으로는 결선의 부정확함과 선불량, 증폭기소자의 불량정도가 있겠다. 실험을 하면서 잘 몰랐지만 보고서를 쓰기위해 조사하면서 확실히 알게 된 사실은, 차동 연산증폭기는 두 단자에 똑
|
|
|
실험 결과 85
실험 8. Op-Amp 특성 측정 87
1. 실험 목적 87
2. 기초이론 87
3. 예비 보고서 91
4. 실험기자재 및 부품 91
5. 실험방법 및 순서 92
6. Simulation 95
7. 실험 결과 99
실험 9. Op-Amp 응용 회로 102
1. 실험 목적 102
2. 기초이론 1
|
|
|
실험 결과에 영향을 미쳤을 것으로 생각된다.
Slew Rate 실험을 제외한 나머지 실험들은, 약간의 오차를 무시한다면 제대로 된 실험결과를 얻었다고 할 수 있다. Slew Rate 실험에서는 파형이 분명 왜곡이 생겨서 나타났고, 이는 분명 바이어스 문
|
|
|
전압 크기가 작았다.
이는 실제로는 이상적인 연산증폭기의 전압이득은 무한대이지만, 실제 증폭기는 전압원으로
제한되어 포화된 크기가 나타났다. 따라서, 부하저항의 크기가 작으면 걸리는 전압이 작아지므로 이런 결과가 나왔다.
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
메뉴펼치기
