|
1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3. 예비 보고서
|
|
|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1. 실습목적
2. 설계실습 계획서
예
|
|
|
실험에서 가장 고비가 될 실습으로 보인다. 이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실
|
|
|
실험 2. 논리회로의 간략화 결과 레포트
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(c) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(d) NO
|
|
|
논리회로를 구성해야만 한다. 예를 들어 표 6.1과 같이 0~9까지의 10진수 입력을 2진수의 8421코드로 변환시키는 장치를 고려하면 다음과 같다. 인코더는 OR게이트로 구성되는데, 이 OR게이트 입력은 진리표에서 구할 수 있다.
표 6.1 10진에서 2진
|
|
|
10
G
A
Y
0
0
0
0
1
1
1
0
0
1
1
0
G
A
Y
0
0
0
0
1
1
1
0
0
1
1
0
7. 그림 3.12 회로는 74LS245 게이트의 한 부분 접속도이다. 표 3.11에 기입하시오.
그림 3.12
PSPICE 시뮬레이션 결과
*실험결과* 표 3.11
입력
출력
G
DIR
A
B
B
A
0
0
0
0
1
1
0
1
0
0
1
1
실험 4. 가산기 예비 레포
|
|
|
재점검한다.)
5. 보수 스위치를 닫고 회로를 테스트한다. 4장. <논리게이트-1> 예비보고서
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실험 순서
5장. 논리게이트-2 <예비보고서>
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실험 순서
|
|
|
게이트들이 그림 4-1에 보인 것과 같이 양의 논리 기호 또는 등가인 음의 논리 기호로 표현될 수 있기 때문에 논리 네트워크의 분석을 가능케 한다. 위 두 가지 형태의 기호 모두 이번 실험에서 사용된다.
AND, OR 및 반전 함수와 더불어 두 개의
|
|
|
못한 것을 들 수 있다. 또한 실험2, 실험3에서는 각각 가 일정해야 했으나 실제로는 완벽히 일정하진 않았다.
3. 참고
(1)http://phylab.yonsei.ac.kr/
(물리 실험 예비 레포트)
(2)엑셀프로그램
(3)Centripetal Force Apparatus
(4)포토게이트 작동원리
|
|
메뉴펼치기
