|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자 7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자
|
|
|
5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
측정값, pspice값 datasheet 5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
|
|
|
8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성 8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성
|
|
|
. 저항 R에
흐르는 전류 ? ? 및 양단의 전압 ??로 정의하고, 리액턴스 소자에 흐르는 전류 ? ? 및 양단의 전압 ??
로 정의하면 다음과 같은 식을 얻을 수 있다. 1. 실험 목적
2. 실험 이론
3. 실험 장비
4. 실험방법
5. 예상결과
6. 참고문헌
|
|
|
1(b)에 흐르는 시계 방향 전류를 ?라 하자. 각 회로에 KVL을 적용하면 다음과 같
다. ? ? ? ???? ? ?? ? ?? ? ? ? -그림 1(a)의 KVL ? ? ? ???? ? ? -그림 1(b)의 KVL
즉, ???와 ?? 1. 실험목적
2. 실험 이론
3. 실험 장비
4. 실험 방법
5. 예상 결과
6. 참고문헌
|
|
|
회로 실측에 기초한 기초 전자 전기 실험 도서출판 글로벌 홍순관저
전자전기 기초 실험 진영사 이재호·김순협 공저 1. 기초이론
(1) 마디 해석법
(2) 루프 해석법
(3) 선형성
(4) 가역정리
(5) 중첩의 원리
2. 예비보고서
(1) 중첩의 정리
|
|
|
의 범위에서 저항을 측정할 수 있다. 저항이 일 때 측정하면 브리지는 의 현재 값으로 평형이 될 수 없다. 브리지가 평형을 이루려면 ratio arms의 설정을 바꾸어야 한다.
|
|
|
위키백과, 함수발생기(Function Gernerator)
http://ko.wikipedia.org/wiki/%EC%98%A4%EC%8B%A4%EB%A1%9C%EC%8A%A4%EC%BD%94%ED%94%84m, 위키백과, 오실로스코프(CSC) 1. 이론
2. 실험회로 구성 및 방법
3. 실험결과 및 분석
4. 참고문헌
|
|
|
실험 1 참조). 그림 2-6(a)에 보인 직렬 인버터를 구성하고 입력에 펄스를 인가한 뒤 회로의 입력과 출력의 파형을 비교하라. 실험 보고서의 도표 1에 파형을 스케치하라. VOLTS/DIV과 SEC/DIV 표시하는 것을 잊지 말자. 두 파형이 동일한가? 동일하지
|
|
메뉴펼치기
