|
바이어스 및 전압 이득 실험에서는 우선 여기서는 비교적 작은 값이 나타났는데 이것은 소신호를 입력해 주는데 이때에 소신호의 진폭이 작은 값이었기 때문에 이것을 가해줌에 따라서 발생하는 출력에 노이즈가 발생했을 가능성도 있고 또
|
|
|
Transistor : Q2N3904
1. 고정바이어스 회로
그림 3-1
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
694
mV
0V
11.11V
11.11
-3.31
3.29
19.31
170
.38
2. 고정바이어스 회로
그림 3-2
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
3.29V
2.59V
13.17V
10.58V
3.82
3.79
22.10
171
.49
|
|
|
실험 목적
2. 실험 순서
3. 이론적 배경
1) JFET (junction field effect transistor) - 접합 전기장 효과 트랜지스터
2) JFET의 출력 특성 곡선 (게이트 전압에 따른 드레인 전류와 드레인 소스 전압의 특성)에 포화 영역, 차단 영역, 옴 영역의 구분.
|
|
|
11.97
실험순서⑤
그림 2.7(b)와 같이 회로를 결선하여라.
=회로를 결선하였습니다.
실험순서⑥
역바이어스된 제너 다이오드 사이의 직류 전압강하를 측정하고 다음 식으로 저항 사이 직류 전압강하를 계산하여라.
=멀티미터를 이용하여 다이오
|
|
|
실험을 통하여 반전, 비반전 증폭기의 증폭비를 전자회로 강의 시간에 이론으로만 알고있었던 이론을 눈으로 직접 보고 실험해보니 머릿속에 더 이해가 잘되고 기억에 남는다. 적분기의 원리도 잘 이해하지 못했었지만 이번 실험을 통하여
|
|
|
회로내의 전압 분배 법칙과 전류 분배 법칙 그리고 병렬저항과 직렬저항 구하는 공식을 간단히 서술한다.
다른 방법으로 예를 들어보면,
,
참고자료
http://203.246.16.142/mechalab/lab2/key/lab2_key_theory1.html
http://210.91.1.91/classnote/Circuit/DCcct/DCcct.htm
|
|
|
실험 준비물
전원장치
0∼15V 가변 직류전원 (regulated)
측정계기
DMM 또는 VOM
0-100mA 전류계
저항기 (1/2-W, 5%)
820 1개
1.2 1개
2.2 1개
기타
SPST 스위치 2개
4. 실험과정 Pspice로 구현
만 인가하였을 때
만 인가하였을 때
, 둘 다 인가하였을 때 제
|
|
|
계
VAB
Iz(mA)
IT(mA)
VAA
10
VAB
9.32
20
25.95
22
11
(VAB+1)
9.42
26.28
32.4
25
12
(VAB-1)
9.22
13.62
16.47
17.2
2. 검토사항 및 논의
① 예비보고서 그림 2의 전류 전압 특성과 실험값과의 비교
- 예비보고서의 그림과 실험시의 역방향, 정방향 바이어스시 값은 비교적
|
|
|
전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상적인 반전연산 미분기
-입력바이어스 전류를 보상한 연산 미
|
|
|
실험할 때 일반적인 유의 사항 152
1 실험전의 준비사항 152
2 실험 회로를 브레드보드상에 구성할 때의 주의 사항 152
3 실험중의 주의 사항 153
4 실험 보고서(Report) 작성 요령 153
5 측정값의 통계적 처리 요령 154
6 전기
|
|
메뉴펼치기
