|
용한 제너다이오드는 정전압 안정회로에 사용된다.
그림2)는 Zener Diode의 일반적인 회로를 나타내는데, 제너다이오드는 항상 역방향 전압을 인가하여 사용한다. 여기서 제너다이오드에 직렬로 연결된 저항 R은 입력 전압이 변동하였을 때 회로
|
|
|
1. 실험 목적
2. 실험 장치
3. 실험 이론
4. 실험 절차
5. 참고 문헌
|
|
|
을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
J F
|
|
|
실험의 경우에는 회로의 이상적인 동작과 현실 소자와의 차이가 많이 부각되었다고 생각한다. 소자(특히, 센서)의 동작이 불안정한 부분이라든지, 이론적으로는 완벽한 설계인 증폭기의 동작이 그렇지 못했다든지 하는 부분이 이번 실험에서
|
|
|
1. 목적
2. 이론
3. RC 빈-브리지 발진기 회로 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
기초전기전자공학실험
→ 곽경섭외 (주)교학사
디지털회로실험
→ 배명진외 에드텍 멀티미터의 사용법
Ⅰ. 실험목적
Ⅱ. 관계이론
Ⅲ. 실험방법 (일반멀티미터)
Ⅲ. 실험방법 (디지털멀티미터)
Ⅳ. 예상실험결과
Ⅴ. 참고문헌
|
|
|
회로가 병렬회로 이기 때문에 각 저항에 전압값
은 항상 동일하다. 전류의 값이 다른이유는 전압이 동일하고 저항이 다르기 때문에 옴의 법칙 V=IR에 따라서 전압값이 달라진다.
③ [ 그림 5-4 ]의 실험 회로에서 전체 전류 I 는 가지 전류( I1, I2,
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
1.실험의 목적
2.관련이론
3.실험 장비 및 사용 방법
4.실험방법
5.참고문헌
|
|
|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
메뉴펼치기
