|
sign값이 1인, arithmetic shift의 결과값이다. right shift가 이루어진 후, MSB에 1이 추가된 것을 알 수 있다. 실험 ① 128 to 4 MUX의 시뮬레이션 결과
실험 ② Logical Unit들의 시뮬레이션 결과
실험 ① 128 to 4 MUX의 설계
실험 ② Logical Unit들의 설계
|
|
|
half word to
word) unsigned>
<op=15(flag set)>
<op=16(move byte)>
<op=17(move half word)>
실제로 결과값을 살펴보면
모든 연산이 정확함을
확인할 수 있다. ① Arithmetic Logical Unit의 시뮬레이션 결과
① Arithmetic Logical Unit의 설계
|
|
|
Control Logic Unit, 베릴로그, 결과파일, 소스
결과파일만있고, 소스 모두 있습니다
CPU할때 사용되는 logic 입니다. mkCPU.v
2.07KB
결과.doc…………………………2p
◎ 실험결과
>> Control Logic Unit ( mkCPU.v )
- 결과파형
>> 고찰
|
|
|
실험 / David Buchla / ITC
설계 중심의 디지털 공학실험 / 우홍체, 박철형, 남세현 / 페이퍼백
ezcmm.blog.me/110165198994 - ‘부품’관한 정보 0. 개요 (프로젝트의 목적 및 필요성)
1. 설계 이론
2. 프로젝트 일정
3. 역할 분담
4. 프로젝트 예산
5. 참
|
|
|
실험회로
4. 실험 기기
구 분
명 칭
비 고
실험 및 계측장비
논리회로실험장치(logic lab unit)
오실로스코프
20[MHz]이상,
2채널용
멀티미터
브레드보드
실험장치가
없을 경우 :
LED, 토글 스위치 필요
직류전원 공급장치
브레드보드 사용시 필요
소
|
|
|
결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
(2) 산술 연산 장치
(3) 논리 연산 장치
■ 실험의 이론적 결과
(1) 예비보고서
(2) 실 험
|
|
|
.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실험에서 쓰이게 될 코딩 방법과 다를 수 있다. ① Multiplexer(MUX)
② Multiplexer의 작동 방식과 구조
③ 각종 MUX의 구조
③ Shifter
④ 32 to 1 MUX의 코딩
|
|
|
실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에 대해 확실히 알 수 있었다. 예전에 공부를 하면서 특히 카르노 맵을 이용한
|
|
|
transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기획, 장은영
3. Didital Logic Application And Design, Yarbrough 관련이론
○ 래치(Latch)
○ 플립플롭(Flip Flop) 래치와 플립플롭 차이
|
|
|
실험 방법
4.1 트랜지스터에 의한 전류 증폭 실험
- Logic L뮤 Unit에 장착된 브레드보드를 이용하여 회로를 구성한다.
- 트랜지스터의 베이스 입력의 저항 을 330Ω으로 한다.
- 베이스 단의 입력 전압을 5V로 하고, 트랜지스터의 콜렉터 단의 입력
|
|
메뉴펼치기
