|
증폭기를 구성함에 있어서도 이러한 점을 고려하여 설계를 해야지 원하는 결과값에 최대한 가깝게 구현이 될 것이라는 것을 알 수 있었다.
다음으로는 공통 에미터 증폭기를 설계하는데 여기서는 에미터 저항이 있는 공통 에미터 증폭기와
|
|
|
V
VD2 = 3.966 V
VbG = 2.453 V
VG1 = 3.001 V
VG2 = 3.001 V
VS = 0.657 V
IREF = 20.04 mA
ISS = 20.04 mA
를 인가해 주고 주어진 노드의 파형의 진폭은 다음과 같다. ,진폭 49.5mV , 진폭 380mV 25.9mV, 전압이득 : 380mV/50mV=7.6V/V 으로 구해졌다.
|
|
|
실험 기자재 및 부품 …………………………… 33
5. 실험 방법 및 순서 …………………………… 33
6. 실험 결과 …………………………… 34
실험 5. 산술논리연산회로(1) …………………………… 35
실험 6. 산술논리연산회로(2)
|
|
|
저항은
2[M OMEGA ]
, CMRR은 90[dB]가 표준이다.
[그림 ] 741형 OP앰프의 핀연결
3. 참고 자료
전자공학 (이수원, 구기준, 임영근, 이영노 공저) - 학문당; 338-357p.
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
실험의 목적은 우리가 사용한 741연산증폭기를 이용하여 반전증폭기와 비반전증폭기의 회로의 동작특성 및 배경원리에 대해 알아보는 것이었다. DATA분석에 앞서 반전증폭기와 비반전증폭기의 대해 간단하게 살펴보기로 하겠다. 반전증폭기
|
|
|
증폭기에서는 feedback loop이 있는 폐회로의 상태에서 동작하였지만 이와 반대로 비교기에서는 feedback loop가 없는 개회로의 상태에서 동작한다. 이것의 의미하는 것은 feedback loop으로 인해 출력전압이 감소한 증폭기에 반해 feedback loop가 없는 비
|
|
|
실험은 음성증폭기에서의 부귀환(negative feedback)의 영향을 알아보는 실험이였다.
위의 표와 같이 1. 부귀환이 없는 경우 2. 부귀환이 있는 경우 3. C5가 제거된 경우의 증폭기의 출력을 살펴 보았으며, 표에서부터 다음의 특성을 예측해 볼 수 있
|
|
|
전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로
1. 실험 목적
이상적인 연산증폭기의 특성을 파악하고 연산 증폭기를 이용한 기본 회로인 비반전 증폭기, 반전 증폭기, 가산 증폭기, 적분기의 회로 구성과 동작 원리를 이해한다.
2. 이론
|
|
|
실험값)(20mV/div, 2ms/div)
※ R을 오픈했을때 노드 9 출력전압 파형(pspice)(최대값 : 44.115mV)
※ R을 오픈했을때 노드 9 출력전압 파형(실험값)(20mV/div, 2ms/div)
표2. CC BJT증폭기의 교류해석에 관련된 파라메터들
입력저항
Ri=vs /is
전류이득
Ai = io /is
전압
|
|
|
실험 후 느낀 점
지난주 실험과 연관된 것 인줄 알아서 정말정말재미있는 연산증폭기실험이라고 생각했는데 아니어서 무서웠다....ㅠ 전자회로 시간에도 아직 배우지 않아서 회로도 익숙하지 않고 이론도 잘 이해되지 않아 어떤 것을 하는 회
|
|
메뉴펼치기
